fpga
2016-02-18 08:40:55 9 举报
FPGA(Field-Programmable Gate Array)是一种可编程逻辑器件,它允许用户在购买后重新配置其内部逻辑。这种灵活性使得FPGA在许多应用中具有优势,特别是在需要频繁更改设计或需要特定功能的应用中。FPGA由许多可编程逻辑单元(PLU)组成,这些单元可以配置为执行各种逻辑功能,如加法器、乘法器、多路复用器等。通过使用高级编程语言(如VHDL或Verilog)编写的程序,用户可以定义FPGA内部的连接和逻辑功能。FPGA广泛应用于通信、图像处理、嵌入式系统等领域,因为它们可以在硬件级别实现复杂的算法,从而提高性能并降低功耗。
作者其他创作
大纲/内容
对综合后电路在FPGA内部进行连线。
详细设计
后仿真(可选)
按功能和数据流建模,划分多个子模块。
仿真
对HDL编码后的模块在PC机上进行功能仿真,确保功能正确。该仿真不包含布局布线后的真实包含FPGA内部逻辑单元及逻辑单元走线延时的仿真。
对布局布线后的结果进行PC机仿真,期与功能仿真类似,不同之处是后仿真加入了器件和连线延时,因此其结果更准确,但好时更长,一般设计很少用到。
方案制定
把功能定义弄清楚,考虑FPGA的选型(选用那个系列的器件,需要多大的逻辑资源、使用多少个I/O,信号电平和系统功耗有什么要求,FPGA内部需要多少时钟PLL,希望内部有多大的内嵌存储器或内嵌何种功能模块等问题),外围电路的设计接口等。
时序约束
需求分析
Y
时序分析
对布局布线后的结果进行分析,查看最终设计是否满足时钟频率的要求。
综合
编码
把基于HDL语言的设计映射成基于FPGA内部逻辑单元的电路。
生成下载文件、下载到FPGA进行调试
N
用HDL语言进行编码。
把最终的设计结果变成反应FPGA里最终逻辑单元和连线的目标文件、最终下载到FPGA里并调试。
对逻辑设计的时钟、引脚分配等进行描述,确保设计能够满足时钟和I/O的正确性。
布局布线
0 条评论
下一页