Fifo_ctl
2017-05-24 12:35:09 2 举报
FPGA
作者其他创作
大纲/内容
wr_empty
wr_clk
Data_fo[31:0]
En_Utx
Data_po[31:0]
clk
fifo_wr_ctl
FIFO
rst_n
rd_empty
Data_pi[31:0]
rd_full
fifo_rd_ctl
rd_req
rd_clk
wr_req
wr_full
Data_fi[31:0]
收藏
收藏
0 条评论
回复 删除
下一页
