同步时序逻辑电路设计
2017-05-13 08:21:49 0 举报AI智能生成
同步时序逻辑电路设计
作者其他创作
大纲/内容
【信息查询】告警信息接口
【信息存储】告警信息表
完全给定状态表
做隐含表寻找等效对
求出各最大等效类
状态合并，画出最小化状态表
不完全给定状态表
做隐含表寻找相容对
利用状态合并图寻找最大相容对
利用闭覆盖表求最小闭覆盖
状态合并，画出最小化状态表
收藏
0 条评论
下一页
