系统总线&逻辑电路
2018-02-06 14:00:12 0 举报AI智能生成
组成原理-总线&逻辑电路
作者其他创作
大纲/内容
数字电路
ROM
只读存储器，包括： 地址译码矩阵、存储单元矩阵、输出缓冲区
PROM
可编程只读存储器（一次性）
EPROM
可擦除可编程只读存储器（多次）
E2PROM
电擦除可编程只读存储器（多次）——容量小速度慢、使用方便
FLASH memory
快闪存储器——不加电可以长期存储信息
SRAM
缓存
DRAM
内存
FPGA
可编程逻辑器件
编程语言：VHDL、verilog
总线分类
片内总线
芯片内部的总线
系统总线
地址总线（CPU到存储器，单向）
数据总线（各部件之间，双向）
控制总线（传输命令信息和定时信息）
通信总线
和其他系统直接的传输
通信方式
申请分配阶段
申请总线传输周期
寻址阶段
做好通信准备
数据交换阶段
数据交换
撤销阶段
总线使用权归还
同步异步
同步好：总线短、IO设备速度相似
异步好：总线长、IO设备速度差异
异步好：总线长、IO设备速度差异
总线仲裁
总线根据一定的优先顺序，确定能够使用总线的主设备（保证同一时刻只有一个设备使用总线）
集中式仲裁
链式查询：离总线仲裁器越近的设备优先级越高
特点：简单易扩充，电路故障敏感
特点：简单易扩充，电路故障敏感
计数器查询：计数器数值相同者获得总线使用权（计数器在设备地址线上）
特点：机会平等，控制方式复杂
特点：机会平等，控制方式复杂
独立请求方式：每个设备都有两根线，排队时根据优先级判断顺序
特点：响应快，优先控制灵活，控制方式复杂
特点：响应快，优先控制灵活，控制方式复杂
分布式仲裁
菊花链（同一主线信号按优先级传递） P105
最大传输率的计算
0 条评论
下一页
