10进制异步流程图--VHDL
2018-04-09 09:59:13 53 举报10进制异步流程图-VHDL程序
作者其他创作
大纲/内容
计数开始（时钟信号）
是否个位等于9
开始
否
是
十位=0个位=0进位=0
十位加1
是否复位（清零）
个位加1
十位=0个位=0进位=1
结束
是否十位等于5
收藏
0 条评论
下一页
