多周期Datapath
2019-05-25 10:39:47 16 举报
MIPS多周期处理器Datapath
作者其他创作
大纲/内容
20:16
3
MULResult
0
EN
SrcA
MemtoReg
ALUControl
WE3
wen
15:11
RegDst
CLK
Adr
A
WD
Sign Extend
<<2
2
IorD
1
Mem
shift
A2
B
25:0
ALU
B[3:0]
A[3:0]
MemWrite
15:0
PCSrc
IRWrite
ALUSrcB
A1
PCJump
Instr
MULen
25:21
SHIFT
SrcB
PCEn
RD2
31
RD1
RegFile
ImmExt
27:0
ALUResult
ALUSrcA
PC'
Data
RegWrite
WE
RD
sel
Mul
PC
A3
ALUOut
4
BIT
31:28
Control Unit
0 条评论
回复 删除
下一页
