集成电路工艺
2019-09-22 12:18:50 1 举报AI智能生成
为你推荐
查看更多
微电子工艺
作者其他创作
大纲/内容
集成电路工艺
第二章氧化
sio2的结构及性质
结构
桥联氧越多越稳定
主要性质
结晶形
石英
非晶sio2薄膜
集成电路中采用
用途
元器件组成部分
mos栅氧化层
掺杂掩蔽膜
芯片钝化与保护膜
电隔离膜
sio2掩蔽作用
杂质在sio2中的存在形式
网络形成
三五族bp
b
增加非桥键氧，强度下降
p
减小非桥键氧，强度增强
网络改变
na离子
al即是网络形成者也是网络改变着
杂质在sio2中的扩散系数
d＝d0exp（－e／kt）
钠离子等
掩蔽膜厚度的确定
在硅中扩散系数》在二氧化硅中扩散系数
cs／ci＝10^3
硅的热氧化生长动力学
硅的热氧化
三种热氧化工艺方法
干氧氧化
最致密
si＋o2
水汽氧化
si＋h2+o2
疏松
湿氧氧化
si＋h2o（o2）
介于以上两者之间
工艺的应用
掩膜氧化（厚氧化层）
干－湿－干
薄层氧化（mos栅氧化层）
干氧
掺氯氧
每1单位sio2 需0.44si
硅氧化生长动力学
d－g热氧化模型
过程
1.氧化剂运输
2.固相扩散
3.化学反应
4.反应副产物离开界面
氧化剂运气体运输扩散＝固相扩散＝化学反应扩散
热氧化sio2生长速率
时间很短时
x＝b／a（t＋％）
线性
时间很长时
x^2=b（t＋％）
抛物线
决定氧化速率常数的各种因素
氧化剂种类对氧化速率的影响
水大与氧气
水的溶解度更大
温度对氧化速率的影响
很大
分压对氧化速率的影响
能提高线性氧化
晶向对氧化速率的影响
线性依赖晶向
（111）最快
（100）最慢
抛物线无关
杂质对氧化速率的影响
因硅氧键断裂
增强氧化
掺氯氧化
钝化可动离子
增加硅中少数载流子寿命
减少sio2中的缺陷
降低界面态密度和表面固定电荷
减少硅中由于氧化导致的堆积层错
热氧化过程中的杂质再分布
杂质的再分布
分凝现象
sio2表面逸出
杂质在sio2，si中扩散速率
sio2/si界面移动速率
再分布对硅表面杂质浓度的影响
初始氧化及薄氧化层的制备
快速初始氧化阶段
d－g模型对30nm一下薄层氧化规律描述不准
薄氧化层的制备
方法
减压氧化
低温高压氧化
条件
生长速率足够慢
氧化前清洗足够干净
所用水，试剂，气体，必须为超高纯度材料
mos电路对栅氧化层的要求
低缺陷密度
好的抗杂质扩散的势磊特性
低的界面态密度和固定电荷，高质量的sio2/si界面
在热载流子应力和辐射条件下稳定性好
低的热预算工艺
si－sio2界面特性
可动离子qm
na＋，k＋，h+
沾污带来
氧化层固定电荷qf
硅氧化不完全
界面陷阱电荷qit
氧化层陷阱电荷qot
降低电荷面密度的方法
加强卫生
采用超高纯度 的水，气体与试剂
采用掺氯氧化工艺
高温气体中进行退火
离子注入
工艺特点
杂质浓度分布与总量可控性好
注入杂质纯度高，能量单一，洁净度好
室温注入，避免了高温过程对靶片的影响
杂质分布的横向效应小，有利于器件尺寸的缩小
离子注入会造成晶格缺陷，甚至非晶化，即使退火也难以完全消除
是单片工艺，生存效率低，成本高
优点
掺杂浓度不受杂质源纯度的影响，工艺过程无污染
注入晶片中的掺杂原子数精确可控
结深，杂质分布可控
非平衡过程，不受固溶度限制
低温工艺，掩蔽膜选择余地大
垂直入射，无横向扩散，有利于器件特征尺寸的缩小
缺点
会在晶体中引入晶格损伤
产率低
设备复杂，投资大
核阻滞和电子碰撞
核碰撞
电子碰撞
注入离子在靶中的分布
纵向分布
横向效应
注入离子种类
入射离子的能量
沟道效应
避免方法
表面覆盖介质层
离子束大于7度
制作损伤层
浅结的形成
影响因素
注入损伤
级联碰撞
E<Ed
Ed<E<2Ed
E>2Ed
发生级联碰撞
简单晶格损伤
轻离子
重离子
非晶区的形成
临界剂量
热退火
技术
快速热退火
作用
消除损伤
恢复载流子寿命及迁移率
电激活掺杂原子
外延
分类
材料划分
同质外延
异质外延
工艺划分
vpe
lpe
spe
温度划分
高温外延
低温外延
变温外延
电阻率高低划分
正向外延
反向外延
气相外延
硅源
sicl4
sihcl3
tcs
sih2cl2
dcs
sih4
生长模型
生长过程
杂质分布
自掺杂
互扩散
低压外延
减小自掺杂效应
选择外延
硅烷热分解法外延
sos技术
分子束外延
光刻工艺
工艺流程
1涂胶
2前烘
3曝光
4显影
5坚膜
6刻蚀
7去胶
正性光刻胶
负性光刻胶
分辨率
Rmax=1/入
对比度
驻波效应
子主题
刻蚀
湿法腐蚀
工艺简单
各向同性
干法腐蚀
各向异性
原理
1.等离子体刻蚀
2.溅射刻蚀
3.离子增强刻蚀
第一章硅晶体和非晶体硅
硅的晶体结构
晶胞
简单立方
体心立方
面心立方
金刚石结构
金刚石
硅
a＝5.4305
锗
a＝5.6463
原子密度
每个原子所占空间体积
a\b^3/8
硅晶体中的原子密度
8/a^3
共价四面体
最小原子间距
根号3a／4
晶体内部的空隙
硅原子半径
根号3a／8
空间利用率
34%
晶向，晶面，堆积模型
晶向
［］
<>
晶面
（）
｛｝
堆积模型
abab
六方最密堆积（a3型）
abcabc
面心立方体最密堆积（a1型）
配位数12
双层密排面
硅单晶
硅晶体中的缺陷
点缺陷
自间隙原子
空位
肖特基缺陷
弗伦克尔缺陷
外来原子
替位杂质
受主杂质
p形
施主杂质
n型
填隙杂质
na
填隙-替位杂质
cu
线缺陷
刃位错
螺位错
面缺陷
堆垛层错
简称层错
体缺陷
杂质在晶体中沉积
缺陷的影响
生长出不均匀的二氧化硅膜
淀积的外延膜质量差
掺杂层不均匀
在完成的器件中引起有害的漏电流，导致器件不能正常工作
杂质在硅晶体中的溶解度
固溶体
固溶度
扩散
杂质的扩散机制
间隙式扩散
室温下1分钟1次
一族元素
快扩散杂质
替位式扩散
只有在高温下才可以扩散
三五杂质
慢扩散杂质
替位填隙式
多数杂质
大多数过渡元素
扩散系数与扩散方程
菲克第一定律
j＝－dc／x
菲克第二定律
扩散方程
扩散系数
高浓度，重掺杂不看成常数
扩散杂质的分布
恒定表面源扩散
杂志浓度服从余误差分布
有限源表面扩散
杂质浓度服从高斯分布
两步扩散
第一步预淀积（预扩散）
第二步再分布（主扩散）
实现
杂质表面浓度
杂质总量
结深
xj=a根号下dt
影响扩散杂质分布的其他因素
硅晶体中的点缺陷
空位的影响
间隙原子的影响
场助扩散效应
扩散系数与空位成正比
氧化增强扩散
氧化阻滞扩散
发射区推进效应
磷导致间隙硅产生
二维扩散
横向扩散效应
扩散工艺
固态源扩散
开管扩散
箱法扩散
涂源法扩散
液态源扩散
气态源扩散
完成过程
硼扩散工艺
清洗
预淀积
漂硼硅玻璃
再分布
测方块电阻
物理气象淀积pvd
真空蒸镀膜
电阻蒸镀
电子束蒸镀
激光蒸镀
工艺原理
蒸发过程
气相质量输运过程
淀积成膜过程
设备组成：
真空室
真空系统
监测系统
控制台
溅射
直流溅射
射频溅射
磁控溅射
反应溅射
离子束溅射
偏压溅射
影响溅射率大小的因素
入射离子质量
入射离子能量
入射离子数量
靶材的种类
特点
常用于制备金属薄膜
蒸发必须在高真空度下进行
溅射是气体在辉光放电的等离子状态实现
化学气相淀积cvd
cvd模型
cvd基本过程
连续的步骤
1.反应剂输入出口
2.通过边界层
3.吸附在衬底表面
4.发生化学反应，生成淀积薄膜
5.化学反应副产物，被排除
满足的条件
1.足够高的气压
2.反应的其他产物是挥发性
3.淀积物本身的蒸汽压必须非常低
4.薄膜淀积所用时间尽量短
5.淀积温度要低
6.不允许副产物进入薄膜
7.化学反应应在被加热衬底表面
边界层理论
柏松流
边界层
grove模型
两个过程决定
1.气相运输过程
2.表面化学反应过程
两种极限情况
hg》ks
表面化学反应控制
hg《ks
气体质量运输控制
薄膜淀积速率
g=（（ks*hg）/（ks+hg））*gt*y/n1
cvd系统
cvd的气态源
气态源
液态源泉
teos
实现方法
冒泡法
加热液态源法
液态源直接注入法
质量控制系统
控制气压
控制流量
cvd的热源
cvd的分类
apcvd
lpcvd
气缺现象
原因
水平上降低反应剂
解决方案
1.水平方向上提高温度
2.分布式进气口
3.增加反应室气流速度
pecvd
cvd多晶硅
多晶硅薄膜的性质
物理结构特性
存在大量晶粒间界
杂质扩散速度快
杂质分布也有影响
电学特性
电阻率比单晶高
不能贡献杂质载流子
晶粒有大量悬挂键
晶粒间界的缺陷
应用
栅电级
互联引线
工艺
580度
反应式
sih4=si+2h2
注意
1.用氢气作为反应气体
2.采用分布式进气口
淀积条件对多晶硅结构及淀积速率的影响
低于580度是非晶体
多晶硅的掺杂工艺
原位掺杂
cvd的sio2
特性
无定形网络
密度较低（比热氧化）
cvd的sio2的工艺
sih4+02=si02+2h2
sih4+2n2o=sio2+2h2+2n2
工业上使用teos
更好的台阶覆盖和间隙填充特性
加入tmb或tmp可实现掺杂
台阶覆盖
再发射机制是主要原因
掺杂sio2
cvd氮化硅
1.集成电路最终钝化层和机械保护层
2.对硅进行选择性氧化时的掩蔽膜
3.dram电容中一种介质材料
4.作为mosfets的侧墙
5.浅沟道的隔离层
cvd金属及硅化合物薄膜
钨
作为填充
当小于1um，pvd铝不能用
局部互联材料
硅化钨
tin
铝
金属互联
尖楔现象
电迁移
0 条评论
回复 删除
下一页
