数字逻辑
2019-11-03 23:32:32 0 举报AI智能生成
数字逻辑大纲
作者其他创作
大纲/内容
数字逻辑
第一单元开关理论基础
1.1 二进制与数码制
数制
码制
BCD码(2-10)
有权码
8421
逢十进一
大九加六
5421
2421
对9的自补码
无权码
余三码
8421码加0011
可靠性编码
格雷码
高位异或本位
循环码
相邻码字只改变一位
奇偶校验码
信息位
校验位(1位)
1.2 逻辑函数及描述工具
表示方法
真值表逻辑代数式逻辑图卡诺图波形图硬件描述语言
逻辑门
与
或
非
复合逻辑门
与非
或非
异或
同或
特殊门电路
三态门
OC门
1.3 布尔代数
基本公式
0-1律
A+0=A
A*1=A
A+1=1
A*0=0
互补律
A+~A=1
A*~A=0
等幂律
A+A=A
A*A=A
双非律
~(~A)=A
基本定理
交换律
结合律
分配律
反演律（狄摩根）
~(A*B)=~A+~B
~(A+B)=~A*~B
常用公式
还原律
A*B+A*~B=A
(A+B)*(A+~B)=A
吸收律
A+A*B=A
A*(A+B)=A
A*(~A+B)=A*B
A+~A*B=A+B
冗余律
AB+~AC+BC=AB+~AC
规则
代入
将某一个变量替代成F仍成立
反演
0/1互换
+/*互换
变量取反
运算顺序不变(加括号)
二变量以上非号不动
对偶
变量不变
化简
目的
乘积项中因子最少
乘积项最少
方法
公式
卡诺图
1.4-5 卡诺图
最小项
特点
每个最小项只有n个变量因子
每个变量只能出现一次
n个变量有2n个最小项
性质
变量一次取值只能一个最小项为1
所有最小项和为1
任意两个最小项乘积为0
n个变量的最小项有n个相邻项
表达式
唯一的最小项之和的表达式
使函数值为1的最小项的和
合并
利用相邻项消去异量
画法
几何位置相邻，对应的最小项均是逻辑相邻项
任一行/列两端最小项也相邻
函数变量不超过五个
表示逻辑函数
直接填入
与或
使与项为1的方格填1
或与
取反
同与或
将逻辑函数用卡诺图表示
对卡诺图中为1项画圈
尽可能大
尽可能少
每个1必须都被圈
写出画圈所对应的表达式
结果不唯一
无关项
对应变量取值组合不允许出现
可利用无关项可任意取值，来画圈化简
第二单元组合逻辑
组合逻辑电路
2.1 组合逻辑分析
阅读电路图
写出逻辑表达式(与或式)
列真值表
推导逻辑功能
2.2 组合逻辑设计
分析
分析因果关系，确定输入输出变量
逻辑规定0/1状态
列真值表(逻辑方程)
四个变量或以下列真值表
四变量以上简化真值表
直接写表达式
由真值表写逻辑函数表达式
画逻辑电路图
2.3 逻辑门的等价变换
双非
2.8 竞争冒险
原因
竞争
同一信号经过不同路径到达输出门有时间差的现象
冒险
有竞争能力的信号发生变化可能使电路产生暂时的错误输出
分类
逻辑冒险
A*~A(1冒险)
A+~A(0冒险)
功能冒险
多个变量同时发生变化(译码器)
可用格雷码消除毛刺
判别
代数法
检查变量是否原反同时出现
带入变量取值考虑是否冒险
消除
加冗余项法
选通法
有严格的时间要求
取样脉冲仅在输出门稳定时采样
输出端加滤高频电容
基本元件
2.4 选择器与分配器
选择器(MUX)
功能
多路数据选择一路输出，根据地址选择一路输出信号
型号
十六选一(74LS150)
八选一(74LS151)
双四选一(74LS153)
二选一(74LS157)
扩展
将高位地址作为芯片使能端输入
应用
选择数据
并行->串行
实现组合逻辑
分配器(DEMUX)
将一路数据分配到多路装置，由地址决定输出通路
数据分配
多路信号分时传送
2.5 译码器与编码器
译码器
将二进制编码翻译
3:8译码器(74LS138)
双2:4译码器(74LS139)
4:16译码器(74LS156)
二十进制译码器(74LS42)
共阳级(7447)
共阴级(7448)
片选、地址译码
实现数据分配
编码器
将特定信息编成相应二进制码输出
8-3编码器(74LS148)
10-BCD优先编码器(74LS147)
编码
实现优先级管理
2.6 比较器与加法器
四位数值比较器(74LS85)
比较两个二进制数的大小
级联输入(低位比较结果，只可一个为1)
A>B
A=B
A<B
数码输入
注意事项
输出管脚不可悬空
多个比较器相连，最先看高位是否相同，故高位离输出端最近
当数码输入一致时，输出结果同级联输入
最低位级联输入接固定信号
A=B=1
其他为0
加法器
多位加法运算
串行进位
低位进位输出与高位进位输入相串连
并行进位(74LS83)
Gi=AiBi
Pi=Ai异或Bi
Ci=Gi+PiCi-1
Si=Pi异或Ci-1
算术运算
n位加法器
8421码相加
修正(+0110)
进位为1
和数大九
减法器
加补
进位为1是正数
使最低进位输入1即为减法器
被减变量与最低进位异或即可控制加减
代码转换
5421->2421
使最高位为1的时候加0011
2.7 八位奇偶校验器(74LS280)
输出表达式
ODD奇
变量分别异或后再与1异或
EVEN偶
变量分别异或
第三单元时序逻辑
3.1 锁存器
3.2 触发器
3.2.1 SR触发器
低有效（与非门）
Qn+1=~S+R*QnS+R=1
高有效（或非门）
Qn+1=S+~R*QnS*R=0
3.2.2 D触发器
Qn+1=D
En使能 状态方程En关闭 维持现态
3.2.3 JK触发器
Qn+1=J~Qn+~k*Qn
J=K=1 翻转J=K=0 维持其他 同J
3.2.4 应用
并行数据寄存器
串行计数器
分频器
时序脉冲产生器
控制器
收藏
收藏
0 条评论
回复 删除
下一页
