组合逻辑电路
2021-11-30 17:41:43 83 举报AI智能生成
一部分内容
作者其他创作
大纲/内容
一.组合逻辑电路的特点
功能上
任意时刻的输出仅取决于该时刻的输入
电路结构
不含记忆（存储）元件
二.组合逻辑电路的分析与设计方法
分析方法
1.从电路的输入到输出逐级写出逻辑函数式，最后得到表示输出与输入关系的逻辑函数式
2.用公式化简法或卡诺围化简法将得到的函数式化简或变换,使逻辑关系简单明了。
3.为了使电路的逻辑功能更加直观,有时还可以将逻辑函数式转换为真值表的形式。
设计方法
1.逻辑抽象
a.分析因果关系，确定输入/输出变量
b.定义逻辑状态的含意（赋值）
c.列出真值表
2.写出函数式
3.选定器件类型
4.根据所选器件
对逻辑式化简（用门）
变换（用MSI）
或进行相应的描述（PLD）
变换（用MSI）
或进行相应的描述（PLD）
5.注意
根据给出的实际逻辑问题,求出实现这一逻辑功能的最简单逻辑电路。
“最简”电路所用的器件数量最少、器件的种类最少、器件之间的连线最少。
三.常用的组合逻辑电路模块
编码器
编码定义
将输入的每个高/低电平信号变成一个对应的二进制代码
分类
普通编码器
任何时刻只允许输入一个编码信号。
优先编码器
允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。（74HC148）
二-十进制优先编码器
将I'(1-9)编成0110 ~ 1110,I'9的优先权最高,输入的低电平信号变成一个对应的十进制的编码
译码器
将每个输入的二进制代码译成对应的输出高、低电平信号。
二进制译码器
74H138[3线—8线译码器/4线—16线译码器]
二-十进制译码器
将输入BCD码的10个代码译成10个高、低电平的输出信号BCD码以外的伪码，输出均无低电平信号产生.
74HC42
显示译码器
七段字符显示器 7448
数据选择器
从一组输入数据中选出某一个来。
双四选一74H153
加法器
1位加法器
1. 半加器
不考虑来自低位的进位，将两个1位的二进制数相加
2. 全加器
将两个1位二进制数及来自低位的进位相加
多位加法器
1.串行进位加法器
优点：简单 缺点：慢
2.超前进位加法器
加到第i位的进位输入信号是两个加数第i位以前各位（0 ~ j-1）的函数，可在相加前由A,B两数确定。
优点：快，每1位的和及最后的进位基本同时产生。 缺点：电路复杂。
数值比较器
用来比较两个二进制数的数值大小
1位数值比较器
多位数值比较器
从高位比起，只有高位相等，才比较下一位。
四.组合逻辑电路中的竞争——冒险
竞争
两个输入同时向相反的逻辑电平变化
竞争冒险
因竞争而可能在输出产生尖峰脉冲现象
检查该现象的办法
当输入变量每次只有个改变状态的情况下:如果输出端门电路的两个输入信号 A 和 A ' 是入变量 A 经过两个不同的传输途径而来的,那么当输入变量 A 的状态发生突变时辅过湍便青可能快尖峰脉冲。
判断准则
只要输出掳的逻错函数在一定条件下能简化成 Y = A + A 或 Y =小 A 则可判定存在竞争。
0 条评论
下一页
