集成电路设计宝典
2020-08-25 10:27:01 1 举报AI智能生成
集成电路设计宝典
作者其他创作
大纲/内容
6 存储电路
6.1 存储电路的构架
6.2 静态随机存取存储器（SRAM）
6.2.1 SRAM存储单元的设计
6.2.2 位线负载
6.2.3 数据感测放大器
6.3 动态随机存取存储器（DRAM）
6.3.1 DRAM存储单元的结构
6.3.2 DRAM单元的读写和刷新（以单管单元为例）
6.3.3 DRAM用灵敏放大器
6.3.4 DRAM的字线
6.4 只读存储器（ROM）
6.4.1 ROM存储单元的结构
6.4.2 ROM感测放大器
6.5 用户可编程ROM（PROM）
6.5.1 熔丝型PROM
6.5.2 可擦除型PROM（EPROM）
6.5.3 电可擦除型PROM（E2PROM或EEPROM）
7 CMOS模拟电路及数模兼容电路
7.1 MOS管的交流小信号参数
7.1.1 MOS管的跨导
7.1.2 MOS管饱和区输出电导gds
7.1.3 衬底跨导gmb
7.2 有源电阻
7.3 恒流源电路
7.3.1 基本的恒流源电路
7.3.2 共源共栅电流镜
7.3.3 威尔逊恒流源电路
7.4 基准电流电路
7.4.1 基本的基准电流电路形式
7.4.2 低功耗的基准电流电路
7.4.3 两管的基准电流电路
7.5 基准电压源和偏置电路
7.5.1 基准电压源
7.5.2 偏置电压和电流
7.5.3 CMOS偏置电路
7.5.4 高性能的基准电流源和电压源
7.6 MOS管单级放大器
7.6.1 nMOS单级放大器
7.6.2 CMOS单级放大器
7.7 CMOS差分放大器
7.7.1 差分对管的直流转换特性
7.7.2 CMOS差分放大器的电压增益
7.7.3 CMOS差分放大器的失调电压
7.8 模拟电路中MOS管的按比例缩小规则[1，2]
7.8.1 按比例缩小对模拟参数的影响
7.8.2 按比例缩小系数对MOS基本模拟电路性能的影响
7.9 上电复位电路
7.9.1 要有延迟时间的上电复位电路
7.9.2 利用电容上电压不能突变的上电复位电路
7.10 CMOS运算放大器
7.10.1 CMOS运算放大器的设计
7.10.2 稳定CMOS运放工作的另外两种办法
7.10.3 不同用途的CMOS运放
7.11.CMOS电压比较器
7.11.1 CMOS电压比较器的设计
7.11.2 pMOS管作为输入对管的CMOS电压比较器
7.11.3 各种CMOS电压比较器举例
7.12 振荡器电路
7.12.1 由电压比较器组成的振荡器电路
7.12.2 倒相器组成的振荡器电路
7.12.3 双电压比较器组成的振荡器电路
7参考文献
8 BiCMOS兼容工艺与电路
8.1 BiCMOS兼容工艺
8.1.1 以CMOS工艺为基础的BiCMOS兼容工艺
8.1.2 以双极型工艺为基础的BiCMOS兼容工艺
8.2 BiCMOS器件结构完全兼容的电路
8.2.1 BiCMOS器件结构完全兼容的基本单元
8.2.2 输出全由NPN管构成的BiCMOS基本倒相器
8.2.3 BiCMOS兼容的门电路
8.2.4 BiCMOS在数字电路中的应用
8.3 BiCMOS基准电压源和基准电流电路
8.3.1 以晶体管的热电势（kT/q）为基准的偏置电压
8.3.2 能隙基准电压源（二管能隙基准源）
8.4 BiCMOS运算放大器
8.4.1 双极型晶体管作为差分输入的BiCMOS运放
8.4.2 MOS管作为差分输入的BiCMOS运放
8.5 BiCMOS电压比较器
8.5.1 双极型管作为差分输入对管的BiCMOS比较器
8.5.2 pMOS管作为差分输入对管的BiCMOS比较器
8.6 电压跟随器
8.6.1 BiCMOS电压跟随器
8.6.2 BiCMOS电压跟随器的应用
8.7 BiCMOS输出级
8.8 恒流驱动LED BiCMOS电路
8参考文献
9 低压与高压兼容的电路
9.1 偏置栅高压MOS管
9.1.1 横向偏置栅高压MOS管
9.1.2 纵向偏置栅高压MOS管
9.2 高压DMOS管
9.2.1 高压横向功率DMOS（LDMOS）管
9.2.2 高压纵向功率DMOS（VDMOS）管
9.3 全兼容的双极型高压结构
9.4 提高MOS管源漏击穿电压的途径
9.4.1 电场控制板法
9.4.2 电场限制环结构[13，14，15]
9.4.3 既有场极板又有场限环的结构
9.5 高压偏置栅MOS管的结构设计
9.5.1 偏置栅MOS管漂移区的设计
9.5.2 设计举例
9.6 高压功率DMOS管的结构设计
9.6.1 横向高压DMOS管的结构设计
9.6.2 纵向高压DMOS管的结构设计
9.7 低压与高压兼容中的隔离技术[22]
9.8 低压与高压兼容的电路
9.8.1 具有DMOS高压输出的硅栅CMOS门阵列
9.8.2 偏置栅MOS高压输出的低高压兼容电路
9.8.3 高压电平位移器
9.8.4 高压高速平板显示驱动集成电路[24]
9.9 智能功率集成电路
9.9.1 低压与高压兼容的接口技术
9.9.2 智能化技术
9.9.3 车用高边智能功率开关电路[25]
9.9.4 MOS智能型开关电源功率集成电路[26]
9.10 BCD兼容工艺技术
9.10.1 40V的BiCMOS兼容技术
9.10.2 BCD兼容工艺
9参考文献
10 可靠性设计
10.1 微电子系统的可靠性[1]
10.2 输入保护的设计
10.3 防止CMOS晶闸管（闭锁）效应
10.3.1 产生闭锁效应的机理[3]
10.3.2 寄生晶闸管效应触发的条件
10.3.3 防止晶闸管（闭锁）效应的措施
10.3.4 CMOS中P阱和N阱抗闭锁能力的比较
10.4 高压MOS管的负阻击穿及其预防措施
10.4.1 高压偏置栅nMOS管中的负阻效应
10.4.2 高压DMOS管中的负阻效应
10.4.3 预防措施
10.5 抗静电保护
10.5.1 栅源短接的MOS管保护电路
10.5.2 横向NPN结构抗ESD保护结构[5]
10.5.3 低压晶闸管（SCR）保护电路[6]
10.6 寄生MOS管的预防和抑制
10.7 版图设计中提高可靠性的其他措施
10参考文献
11 可测性设计
11.1 可测性设计概述
11.2 故障模型
11.2.1 固定故障模型（Stuck-at Fault Model）
11.2.2 延迟故障模型（Delay Fault Model）
11.2.3 静态电流（IDDQ）故障模型
11.3 高氏测度度量方法
11.3.1 可测性的测度
11.3.2 高氏度量方法
11.4 可测性设计的常用方法
11.4.1 针对性测试法（AD_HOC Test）
11.4.2 扫描链测试技术（Scan Chain Test）
11.4.3 内建自测试法（Build in Self Test）
11.4.4 边界扫描测试技术（Boundary Scan Test）
11.4.5 小结
11.5 应用实例分析
集成电路设计宝典
本书常用符号一览表
1 设计中常用的方程
1.1 MOS管的电流方程
1.1.1 简单的电流方程
1.1.2 饱和区的沟道长度调制效应
1.1.3 小尺寸MOS管的电流方程
1.2 CMOS倒相器的交、直流特性
1.2.1 CMOS倒相器的直流特性
1.2.2 CMOS倒相器的瞬态特性
1.3 CMOS电路中的节点电容
1.3.1 PN结势垒电容
1.3.2 栅电容
1.3.3 节点电容
1.4 CMOS传输门
1.4.1 CMOS传输门的直流传输特性
1.4.2 CMOS传输门的导通电阻
1.4.3 CMOS传输门的衬底偏压效应
1.4.4 CMOS传输门的瞬态特性
1.5 设计参数的萃取
1参考文献
2 CMOS电路基本单元的优化设计
2.1 CMOS电路优化设计的条件
2.1.1 上升时间和下降时间相等的优化条件
2.1.2 最佳噪声容限的优化条件
2.1.3 最佳的驱动能力
2.2 CMOS倒相器的优化设计
2.3 CMOS基本门的优化设计
2.3.1 与非门的优化设计
2.3.2 或非门的优化设计
2.3.3 减小芯片面积的基本门设计
2.4 CMOS传输门的优化设计
2.4.1 传输门结构速度的优化设计
2.4.2 CMOS传输门导通电阻的优化设计
2.5 输出级驱动能力的优化设计
2.5.1 输出驱动级间的优化设计
2.5.2 输出驱动级的优化设计
2.6 CMOS D型触发器的优化设计
2.6.1 D型触发器的设计分析
2.6.2 D型触发器的设计举例
3 逻辑控制单元
3.1 或与非门
3.2 与或非门
3.3 二选一电路
3.3.1 钟控门组成的二选一电路
3.3.2 传输门组成的二选一电路
3.3.3 传输门和钟控门组成的二选一电路
3.4 异或门和同或门
3.4.1 异或门
3.4.2 同或门
3.5 半加器和全加器
3.5.1 同或门加倒相器组成的半加器
3.5.2 传输门和钟控门组成的半加器
3.5.3 全加器
3.6 I/O（输入/输出）结构
3.6.1 输入缓冲器
3.6.2 三态输出和I/O双向缓冲器
4 触发器
4.1 锁存器
4.1.1 传输门、钟控门和倒相器组成的锁存器
4.1.2 带有复位和置位的锁存器
4.1.3 与或非门和或与非门组成的锁存器
4.1.4 双时钟控制的锁存器
4.2 施密特触发器
4.3 D型触发器
4.3.1 传输门和倒相器组成的D型触发器
4.3.2 倒相器和钟控门组成的D型触发器
4.3.3 传输门、钟控门和倒相器组成的D型触发器
4.3.4 倒比管和钟控门组成的D型触发器
4.4 带有复位的D型触发器
4.4.1 与非门和或非门控制复位的D型触发器
4.4.2 钟控与非门控制复位的D型触发器
4.4.3 复位与时钟控制有关的D型触发器
4.5 带有置位的D型触发器
4.5.1 与非门控制置位的D型触发器
4.5.2 钟控与非门和与非门控制置位的D型触发器
4.5.3 单个与非门控制置位的D型触发器
4.5.4 置位与时钟控制有关的D型触发器
4.6 带有复位和置位的D型触发器
4.6.1 典型的与非门和或非门组成的带有复位和置位的D型触发器
4.6.2 与或非门和或与非门组成的带有复位和置位的D型触发器
4.6.3 钟控与非门和与非门组成的带有复位和置位的D型触发器
4.7 带有双时钟控制的D型触发器
4.7.1 没有复位端的双钟控D型触发器
4.7.2 带有复位的双钟控D型触发器
4.7.3 由钟控门组成的双钟控D型触发器
4.7.4 由钟控门组成并带有复位和置位的双钟控D型触发器
5 计数器
5.1 计数单元
5.1.1 分频器
5.1.2 钟控门组成的分频器
5.1.3 既有复位和置位又有计数的分频器
5.1.4 带有复位的双钟控移位和计数触发器
5.1.5 带有置位的双钟控锁存和计数触发器
5.1.6 可预置的计数单元
5.1.7 带有复位并有三处输出的双钟控移位和计数触发器
5.2 异步计数器
5.2.1 异步二进制计数器
5.2.2 译码电路
5.2.3 七进制计数器
5.2.4 十进制计数器
5.2.5 时钟控制发生器
5.3 同步计数器
5.3.1 2～10进制同步加法计数器
5.3.2 2～10进制同步可预置可逆计数器
5.4 链式计数器
0 条评论
回复 删除
下一页
