数字电路与逻辑设计(第2版)
2020-08-21 10:25:51 0 举报AI智能生成
数字电路与逻辑设计(第2版)
作者其他创作
大纲/内容
6 中规模时序集成电路及应用
6.1 中规模异步计数器
6.2 中规模同步计数器
6.2.1 同步计数器的分类
6.2.2 同步集成计数器简介
6.3 中规模计数器的应用
6.3.1 中规模计数器构成任意进制计数器
6.3.2 中规模计数器的级联
6.3.3 中规模计数器构成的常用功能电路
6.4 中规模移位寄存器
6.4.1 中规模移位寄存器的功能
6.4.2 中规模移位寄存器介绍
6.5 中规模移存器的应用
6.5.1 中规模移存器的扩展
6.5.2 中规模移存器构成串-并变换器
6.5.3 中规模移存器构成并-串变换器
6.5.4 中规模移存器构成计数器
6.5.5 中规模移存器构成分频器
6.5.6 中规模移存器构成序列信号发生器
习题
7 可编程逻辑器件
7.1 存储器及其在可编程逻辑实现方面的应用
7.1.1 只读存储器
7.1.2 PROM的种类
7.1.3 随机存储器
7.1.4 用存储器实现逻辑处理
7.2 PLA、PAL、GAL
7.2.1 PLA
7.2.2 PAL
7.2.3 GAL
7.3 EPLD
7.3.1 MAX7000系列的系统结构
7.3.2 MAX7000系列的LAB和MC
7.4 CPLD
7.4.1 FLEX10K的系统结构
7.4.2 FLEX10K的嵌入式阵列块
7.4.3 FLEX10K的逻辑阵列块
7.4.4 FLEX10K的逻辑单元
7.4.5 FLEX10K的快速连线带
7.4.6 FLEX10K的输入/输出单元
7.5 FPGA
7.5.1 可配置逻辑模块
7.5.2 输入/输出模块
7.5.3 块状RAM
7.5.4 可编程互连资源
7.5.5 延迟锁相环模块
7.5.6 边界扫描测试
8 硬件描述语言VHDL
8.1 电子设计自动化与硬件描述语言
8.1.1 电子设计自动化
8.1.2 硬件描述语言
8.2 VHDL程序的基本结构
8.2.1 实体
8.2.2 结构体
8.2.3 VHDL的库与程序包
8.2.4 配置
8.3 VHDL中的数据对象和数据类型
8.3.1 VHDL中的数据对象
8.3.2 VHDL中的数据类型
8.4 VHDL中的属性和运算符
8.4.1 VHDL中的属性
8.4.2 VHDL中的运算符
8.5 VHDL程序的语句组织结构
8.5.1 块语句结构
8.5.2 进程语句结构
8.5.3 子程序语句结构
8.5.4 元件例化语句结构
8.6 VHDL的主要描述语句
8.6.1 并行描述语句
8.6.2 顺序描述语句
8.7 用VHDL解决组合逻辑和时序逻辑问题
8.7.1 用VHDL解决组合逻辑问题
8.7.2 用VHDL解决时序逻辑问题
9 数模和模数转换
9.1 数模转换器DAC
9.1.1 数模转换的基本原理
9.1.2 权电阻网络DAC
9.1.3 T形电阻网络DAC
9.1.4 倒T形电阻网络DAC
9.1.5 树形开关网络DAC
9.1.6 权电流型DAC
9.1.7 权电容网络DAC
9.1.8 具有双极性输出的DAC
9.1.9 串行输入DAC
9.1.10 DAC的主要技术指标
9.1.11 集成D/A转换器及其应用
9.2 模数转换器
9.2.1 模数转换器的基本原理
9.2.3 并行比较型ADC
9.2.3 计数型ADC
9.2.4 逐次渐进型ADC
9.2.5 双积分型ADC
9.2.6 V-F变换型ADC
9.2.7 串行输出ADC
9.2.8 ADC的主要技术指标
9.2.9 集成ADC及其应用
10 脉冲波形的产生与变换
10.1 波形的基础知识
10.2 施密特触发器
10.2.1 用门电路组成施密特触发器
10.2.2 集成施密特触发器
10.2.3 施密特触发器的应用
10.3 单稳态触发器
10.3.1 用门电路组成的单稳态触发器
10.3.2 施密特触发器构成的单稳态触发器
10.3.3 集成单稳态触发器
10.3.4 单稳态触发器的主要应用
10.4 多谐振荡器
10.4.1 由门电路组成的多谐振荡器
10.4.3 由施密特触发器组成的多谐振荡器
10.4.4 压控振荡器
10.4.5 石英晶体振荡器
10.5 555定时器及其应用
10.5.1 555定时器的结构及工作原理
10.5.2 由555定时器组成的施密特触发器
10.5.3 由555定时器组成的单稳态触发器
10.5.4 由555定时器组成的多谐振荡器
数字电路与逻辑设计(第2版)
1 数字技术基础
1.1 数制与编码
1.1.1 数制
1.1.2 不同数制间的转换
1.1.3 二进制编码
1.2 逻辑代数基础
1.2.1 逻辑变量与逻辑运算
1.2.2 复合逻辑运算
1.2.3 逻辑代数的基本定律和基本规则
1.2.4 逻辑代数的常用公式
1.2.5 正逻辑与负逻辑
1.3 逻辑函数及其表示方法
1.3.1 逻辑函数
1.3.2 逻辑函数的表示方法
1.3.3 逻辑函数的两种标准表达式
1.4 逻辑函数的简化
1.4.1 代数简化法
1.4.2 卡诺图化简
1.4.3 具有任意项和约束项的逻辑函数及其简化
2 逻辑门电路
2.1 晶体管的开关特性
2.1.1 二极管的开关特性
2.1.2 双极型晶体三极管的开关特性
2.2 晶体三极管反相器
2.2.1 反相器的工作原理
2.2.2 反相器的负载能力
2.3 TTL集成逻辑门
2.3.1 标准TTL与非门的电路结构和工作原理
2.3.2 TTL与非门的特性及参数
2.3.3 或非、与或非及异或门
2.3.4 集电极开路门电路(OC门)
2.3.5 三态门
2.3.6 TTL改进系列门电路简介
2.3.7 TTL的选用及应注意的问题
2.4 ECL逻辑门
2.5 I2 L逻辑门电路
2.5.1 I2L的基本单元电路
2.5.2 I2L门电路
2.5.3 I2L门电路的特点
2.6 CMOS逻辑门
2.6.1 NMOS门电路
2.6.2 CMOS非门
2.6.3 CMOS与非门
2.6.4 CMOS或非门
2.6.5 CMOS与或非门
2.6.6 CMOS漏极开路与非门电路(OD与非门)
2.6.7 CMOS传输门及模拟开关
2.6.8 CMOS三态门
2.6.9 CMOM逻辑门特点及应用
2.7 逻辑电平及逻辑电平转换
3 组合电路的分析与设计
3.1 组合逻辑电路的特点
3.2 组合逻辑电路的分析
3.3 小规模组合逻辑电路的设计
3.3.1 由设计要求列真值表
3.3.2 逻辑函数的两级门实现
3.3.3 逻辑函数的三级门实现
3.3.4 组合电路实际设计中的几个问题
3.3.5 组合电路设计实例
3.4 组合逻辑电路的冒险
3.4.1 逻辑冒险与消除方法
3.4.2 功能冒险与消除方法
3.4.3 冒险消除方法的比较
3.4.4 动态冒险
3.5 常用的中规模组合逻辑电路与应用
3.5.1 集成数码比较器
3.5.2 编码器与优先编码器
3.5.3 译码器
3.5.4 数据选择器
3.5.5 数据分配器
3.5.6 奇偶校验与可靠性编码
3.5.7 运算电路
4 集成触发器
4.1 时序电路的特点
4.2 触发器的基本特性及其记忆作用
4.3 基本RS触发器
4.3.1 电路结构及工作原理
4.3.2 描述触发器(时序电路)的方法
4.3.3 基本RS触发器的特点
4.4 各种钟控触发器的逻辑功能
4.4.1 钟控RS触发器
4.4.2 钟控D触发器
4.4.3 锁存器
4.4.4 钟控JK触发器
4.4.5 钟控T触发器
4.4.6 各种触发器之间的转换
4.4.7 钟控触发器的缺点
4.5 TTL集成主从触发器
4.5.1 基本工作原理
4.5.2 主从JK触发器的一次翻转
4.5.3 异步置0置1输入
4.5.4 主从触发器的特点
4.6 集成边沿触发器
4.6.1 负边沿JK触发器
4.6.2 维持-阻塞D触发器
4.6.3 JK触发器和D触发器的实际产品
4.6.4 触发器的逻辑符号
4.7 CMOS触发器
4.7.1 CMOS钟控D触发器
4.7.2 CMOS主从D触发器
4.7.3 CMOS主从JK触发器
4.8 集成触发器的选用和参数
4.8.1 逻辑功能的选择
4.8.2 触发方式的选择
4.8.3 触发器的参数
5 时序逻辑电路
5.1 概述
5.2 同步时序逻辑电路分析
5.2.1 常用时序电路简介
5.2.2 同步时序逻辑电路分析方法
5.2.3 一般同步时序电路分析举例
5.2.4 移位寄存器及其应用电路的分析
5.2.5 异步时序逻辑电路的分析方法
5.3 常用时序电路的设计
5.3.1 常用时序电路的设计步骤
5.3.2 同步计数器的设计
5.3.3 序列信号发生器设计
5.3.4 M序列发生器
5.4 一般时序逻辑电路的设计方法
5.4.1 一般同步时序逻辑电路的设计方法
5.4.2 采用小规模集成器件设计异步计数器
0 条评论
回复 删除
下一页
