数字电路与系统(第3版)
2020-08-19 10:12:43 1 举报AI智能生成
数字电路与系统(第3版)
作者其他创作
大纲/内容
6 时序逻辑电路
6.1 时序逻辑电路的基本概念
6.1.1 时序逻辑电路的结构及特点
6.1.2 时序逻辑电路的分类
6.1.3 时序逻辑电路的表示方法
6.2 同步时序逻辑电路的一般分析方法
6.3 同步时序逻辑电路的设计
6.4 计数器
6.4.1 4位二进制同步集成计数器74161
6.4.2 8421BCD码同步加法计数器74160
6.4.3 同步二进制加法计数器74163
6.4.4 二-五-十进制异步加法计数器74290
6.4.5 集成计数器的应用
6.5 寄存器
6.5.1 寄存器74175
6.5.2 移位寄存器
6.5.3 集成移位寄存器74194
6.5.4 移位寄存器构成的移位型计数器
*6.6 序列信号发生器
6.6.1 计数型序列信号发生器
6.6.2 移位型序列信号发生器
习题
7 脉冲波形的产生与变换
7.1 555定时器
7.2 施密特触发器
7.2.1 555定时器构成的施密特触发器
7.2.2 门电路构成的施密特触发器
7.2.3 集成施密特触发器
7.2.4 施密特触发器的应用
7.3 单稳态触发器
7.3.1 TTL与非门组成的微分型单稳态触发器
7.3.2 555定时器构成的单稳态触发器
7.3.3 集成单稳态触发器
7.3.4 单稳态触发器的应用
7.4 多谐振荡器
7.4.1 555定时器构成的多谐振荡器
7.4.2 TTL与非门构成的多谐振荡器
7.4.3 石英晶体振荡器
7.4.4 施密特触发器构成的多谐振荡器
7.4.5 多谐振荡器的应用
习题
8 数字系统设计基础
8.1 数字系统概述
8.1.1 数字系统结构
8.1.2 数字系统的定时
8.1.3 数字系统设计的一般过程
8.2 算法状态机——ASM图表
8.2.1 ASM图表符号
8.2.2 ASM图表的含义
8.2.3 ASM图表的建立
8.3 数字系统设计
习题
9 数模与模数转换
9.1 数模转换电路
9.1.1 数模转换关系
9.1.2 权电阻网络DAC
9.1.3 R-2R 梯形电阻网络DAC
9.1.4 R-2R倒梯形电阻网络DAC
9.1.5 电流激励DAC
9.1.6 集成数模转换电路
9.1.7 数模转换的主要技术指标
9.2 模数转换电路
9.2.1 ADC的工作过程
9.2.2 并行比较ADC
9.2.3 并/串型ADC
9.2.4 逐次逼近型ADC
9.2.5 双积分ADC
9.2.6 集成模数转换电路
9.2.7 模数转换的主要技术指标
习题
10 半导体存储器及可编程逻辑器件
10.1 半导体存储器概述
10.1.1 半导体存储器的分类
10.1.2 存储器的技术指标
10.2 随机存储器RAM
10.2.1 RAM的基本结构
10.2.2 RAM芯片简介
10.2.3 RAM的容量扩展
10.3 只读存储器ROM
10.3.1 ROM的分类
10.3.2 ROM的结构与基本原理
10.3.3 ROM应用
10.4 可编程逻辑器件PLD
10.4.1 可编程逻辑器件概述
10.4.2 可编程逻辑器件的基本结构和电路表示方法
10.4.3 复杂可编程逻辑器件CPLD
10.4.4 现场可编程门阵列FPGA
10.4.5 CPLD/FPGA设计方法与编程技术
习题
11 硬件描述语言Verilog HDL
11.1 Verilog HDL的基本知识
11.1.1 什么是Verilog HDL
11.1.2 Verilog HDL的发展历史
11.1.3 Verilog HDL程序的基本结构
11.2 Verilog HDL的基本元素
11.2.1 注释符
11.2.2 标识符
11.2.3 关键字
11.2.4 间隔符
11.2.5 操作符
11.2.6 数据类型
11.3 Verilog HDL的基本语句
11.3.1 过程结构语句
11.3.2 语句块
11.3.3 时序控制
11.3.4 赋值语句
11.3.5 分支语句
11.3.6 循环语句
11.4 Verilog HDL程序设计实例
11.4.1 基本逻辑门电路设计
11.4.2 组合逻辑电路设计
11.4.3 时序逻辑电路设计
11.4.4 数字系统设计实例
11.5 Verilog HDL的模拟仿真
11.5.1 Quartus II开发软件
11.5.2 仿真实例
习题
第3版序
1 数字逻辑基础
1.1 模拟信号
1.2 数字信号
1.3 模拟电路与数字电路
1.4 数制
1.5 数制间的转换
1.5.1 任意进制转换成十进制
1.5.2 十进制转换成任意进制
1.5.3 二进制与八进制间的转换
1.5.4 二进制与十六进制间的转换
1.6 代码
1.6.1 二-十进制代码
1.6.2 格雷码
1.6.3 字符代码
1.7 二进制代码的表示法
1.8 带符号二进制数的表示法
1.8.1 二进制正数表示法
1.8.2 二进制负数表示法
*1.8.3 带符号二进制数的运算
1.9 偏移码
习题
2 逻辑门电路
2.1 概述
2.2 逻辑门电路介绍
2.2.1 基本逻辑门电路
2.2.2 复合逻辑门电路
2.3 TTL集成门电路
2.3.1 TTL集成电路概述
2.3.2 TTL与非门
2.3.3 TTL与非门的电气特性
2.3.4 其他类型TTL门电路
2.3.5 TTL电路的改进系列
2.4 MOS门电路
2.4.1 NMOS门电路
2.4.2 CMOS 电路
2.4.3 CMOS电路特点
2.4.4 集成电路使用注意事项
*2.5 TTL与CMOS电路的连接
*2.6 TTL、CMOS常用芯片介绍
习题
3 逻辑代数基础
3.1 逻辑代数运算法则
3.1.1 基本逻辑运算
3.1.2 逻辑代数的基本定律
3.1.3 逻辑代数的基本规则
3.1.4 逻辑代数常用公式
3.2 逻辑函数的标准形式
3.2.1 最小项和标准与或式
3.2.2 最大项和标准或与式
3.2.3 最大项与最小项的关系
3.3 逻辑函数的公式化简法
3.4 逻辑函数的卡诺图化简法
3.4.1 卡诺图
3.4.2 用卡诺图表示逻辑函数
3.4.3 用卡诺图化简逻辑函数
3.4.4 具有随意项的逻辑函数化简
3.4.5 引入变量卡诺图
习题
4 组合逻辑电路
4.1 组合逻辑电路分析
4.2 组合逻辑电路设计
4.3 编码器
4.3.1 普通编码器
4.3.2 优先编码器
4.4 译码器
4.4.1 二进制译码器
4.4.2 码制变换译码器
4.4.3 显示译码器
4.5 数据选择器
4.5.1 数据选择器
4.5.2 数据选择器实现逻辑函数
4.6 数值比较器
4.6.1 一位数值比较器
4.6.2 四位数值比较器7485
4.6.3 数值比较器的位数扩展
4.7 加法电路
4.7.1 半加器
4.7.2 全加器
4.7.3 超前进位加法器74283
*4.8 组合逻辑电路的竞争冒险
4.8.1 竞争冒险的分类与判别
4.8.2 竞争冒险消除方法
习题
5 触发器
5.1 电平触发的触发器
5.1.1 由与非门构成的基本RS触发器
5.1.2 时钟触发器
5.2 脉冲触发的触发器
5.2.1 主从RS触发器
5.2.2 主从JK触发器
5.3 边沿触发的触发器
5.3.1 TTL边沿触发器
5.3.2 CMOS边沿触发器
5.4 触发器的分类和区别
*5.5 触发器之间的转换
5.6 触发器的典型应用
习题
0 条评论
下一页
