CMOS集成锁相环电路设计
2020-09-14 15:24:28 1 举报AI智能生成
CMOS集成锁相环电路设计
作者其他创作
大纲/内容
9 锁相环相位调制
9.1 两点相位调制基本原理
9.2 模拟锁相环实现两点相位调制
9.3 数字锁相环实现两点相位调制
9.4 偏置锁相环相位调制
10 振荡器和相位噪声
10.1 振荡器基础
10.2 振荡器相位噪声机制
10.2.1 线性时不变相位噪声模型
10.2.2 线性时变相位噪声模型
10.2.3 基于时变相位模型降低相位噪声的方法
10.2.4 振荡器相位噪声的精确模型
10.3 电感电容振荡器设计
10.3.1 考比兹振荡器和哈特利振荡器
10.3.2 负跨导振荡器
10.4 振荡器注入锁定和牵引
11 环振荡器和时钟抖动
11.1 环振荡器设计
11.2 相位噪声和时钟抖动
11.3 环振荡器周期抖动和相位噪声
12 基于延迟锁定环的频率合成
12.1 延迟锁定环基本原理
12.2 基于时钟沿组合的频率合成
12.3 倍乘延迟锁定环
13 频率合成器设计中的实用问题
13.1 参考杂散机理和抑制方法
13.2 分数杂散机理和抑制方法
13.3 压控振荡器的实用设计
14 时钟和数据恢复
14.1 时钟数据恢复在有线数据通信中的应用
14.2 时钟数据恢复中的时钟抖动
14.3 时钟数据恢复系统基本结构
14.3.1 基于二类锁相环的时钟数据恢复
14.3.2 基于延迟相位锁定的时钟数据恢复
14.4 时钟数据恢复电路子模块电路设计
14.4.1 线性鉴相器
14.4.2 二进制鉴相器
14.4.3 半速率线性鉴相器和半速率二进制鉴相器
14.4.4 鉴频器
14.4.5 电荷泵
14.5 时钟数据恢复系统架构
14.6 基于数字相位转换器的数字时钟数据恢复系统
附录 主要专业术语中英对照表
CMOS集成锁相环电路设计
1 锁相环导论
1.1 锁相环的工作原理简述
1.2 锁相环在射频频率合成器中的应用
1.3 相位噪声
1.4 频率合成器的其他重要指标
1.4.1 锁定时间和锁定频率范围
1.4.2 杂散
1.4.3 时钟抖动
2 锁相环系统基本原理
2.1 锁相环的基本结构和子模块
2.2 一类锁相环
2.3 二类锁相环
2.4 锁相环离散时间采样系统特性
3 锁相环基本模块电路
3.1 鉴频鉴相器
3.2 电荷泵设计
3.2.1 电荷泵的工作原理
3.2.2 电荷泵的非理想特性和盲区
3.2.3 由电荷泵误差造成的锁相环输入静态相位差
3.2.4 常用电荷泵设计实例
3.3 分频器设计
3.3.1 双模分频器的工作原理
3.3.2 双模预定标器
3.3.3 分频器电路设计
3.3.4 可编程计数器
3.3.5 多模预定标器和多模分频器
3.4 环路滤波器
4 锁相环噪声分析
4.1 噪声基础
4.1.1 器件噪声
4.1.2 噪声随机过程及其功率频谱密度
4.1.3 离散时间系统噪声和kT/C噪声
4.2 时钟缓冲器和分频器相位噪声
4.3 电荷泵噪声
4.4 锁相环噪声源及传递函数
5 锁相环架构及差分积分调制器原理
5.1 整数型锁相环
5.2 欠采样整数型锁相环
5.3 分数型锁相环
5.4 差分积分调制器原理
5.5 差分积分调制器噪声整形
6 差分积分调制器设计
6.1 差分积分调制器主要结构类型
6.2 差分积分调制器的选择和性能指标
6.3 差分积分调制器设计步骤
7 DSM分数型锁相环设计
7.1 差分积分调制器噪声在锁相环中的传递函数
7.2 锁相环线性度和DSM噪声混叠
7.3 通过改变电荷泵工作条件来提高线性度
7.4 分数型锁相环的DSM噪声补偿
7.5 最小二乘法及其在DSM噪声补偿中的应用
8 全数字锁相环
8.1 全数字锁相环结构
8.2 数字环路滤波器的实现
8.3 时间／相位数字转换器
8.4 噪声整形时间数字转换器
8.5 数字控制振荡器
8.6 二进制鉴相器全数字锁相环
8.7 全数字锁相环和模拟锁相环的比较
0 条评论
回复 删除
下一页
