计算机组成原理3总线
2020-09-23 10:05:58 0 举报AI智能生成
计算机组成原理 总线
作者其他创作
大纲/内容
标准
ISA
独立时钟
EISA
VEISA
AGP
PCI
PCI-E
USB
连接能力强
RS-232C
连接DTE与DCE
仲裁
链式
计数
独立
通信控制
同步
在下个时钟必须给出某信号，速度几乎要同步
异步
不互锁
半互锁
全互锁
半同步
添加了wait时钟
分离
充分挖掘总线的效率，不存在空闲时间
欲要占用总线，毕先申请
同步传输
准备数据阶段不占用总线
分类
片内总线
系统总线
数据总线
地址总线
控制总线
通信总线
结构
单线
两两在一总线上传输。总线压力大。设备只能两两通信。效率低，速度不匹配时也有问题
双线
以CPU为中心
I/O影响CPU效率
以存储器为中心
（存储器与CPU之间有存储总线）
（存储器与CPU之间有存储总线）
将I/O总线分离出来，用通道连接两总线
三总线
加个I/O与主存之间的DMA总线
CUP与cache、cache与主存、扩展总线
为提高高速I/O速度，加个高数总线形成四总线
四总线
加个高速总线
多层PCI总线
指标
带宽
频率*位数
数据传输率
（需要的时钟周期*位宽）/周期频率
总线宽度
总线复用
同步/异步
控制方式
仲裁
逻辑
计数
突发工作
自动配置
特征
电器特征
机械特征
功能特征
时间特征
0 条评论
下一页
