操作系统-CPU底层

存储单元

thread 0 

指令2

指令段

寄存器

L2-cache1M

内存

.....

控制总线

指令计数器

指令n

知识点：1.储存器的的空间大小：内存>L3>L2>L1>寄存器2.缓存是有最小的储存区块-缓存行（cacheline）组成，缓存行的大小通常是64byteCPU特性，在CPU访问存储设备时，无论是取数据或者存指令，都趋于聚集在一篇连续的区域中，这就被称为局部性原理。空间局部性原则：如果一个信息项正在被访问，那么在近期他很可能还会被访问。比如循环、递归、方法的反复调用等。时间局部性：如果一个存储器的位置被引用，那么将来他附近的位置也会被引用。比如顺序执行的代码，连续创建的两个对象、数组等。

数据1

L1-I-cache256KB

进程

数据n

数据段

地址总线

L3 cache8M

运算单元ALU

数据2

Core-thread-a

L1-d-cache256KB

Core-thread-b

地址寄存器

数据

bus总线

指令控制

CPU

控制单元

指令1

CPU    Intel(R) Core(TM) i5-6200U CPU @ 2.30GHz 

指令寄存器

数据总线