跳一跳verilog版 - 模块电路实现
2021-03-31 11:26:39 0 举报
数字电路实验 - 跳一跳verilog版电路设计图
作者其他创作
大纲/内容
clk_wiz
press_fin
move
clk
display
rom1
clk_40mhz
rom2
jump_en
clk、rst、press、start
control
jump
counting
check_en
LFSR
generate_enupdate_en
fall_fin
move_en
VGA
create
fall_en
stagefall
move_fin
segdisplay
input
pressing
clk、press
an、ca-cg&dp
check
update_fin
game_over
update
press_enpress_zero
0 条评论
回复 删除
下一页
