FPGA加速器架构图
2021-05-17 16:07:29 5 举报
FPGA加速器架构图
作者其他创作
大纲/内容
CU
层内流水线
读入
计算
写回
核缓冲区
卷积层
写回层
···
计算层
输出缓冲区
输入
读入层
输入缓冲区
0 条评论
回复 删除
下一页