FPGA加速器的存储架构图
2021-05-17 16:06:20 2 举报
FPGA加速器的存储架构图
作者其他创作
大纲/内容
权重缓冲buffer1
接收层
PE
输入缓冲buffer0
输出缓冲区
输入缓冲buffer1
···
外部存储器
权重缓存buffer0
运算层
加速器
写回层
0 条评论
下一页