数电思维导图模板_ProcessOn思维导图、流程图

时序逻辑电路

概念

输出结果不仅与当前状态有关还与过去状态有关

电路结构特点：有反馈，有存储元件

激励信号：驱动存储元件转换为下一状态的信号，即触发器的输入端，
如JK触发器的JK端

状态信号：触发器的输出端Q，Q反

激励方程：触发器输入端方程

状态方程：触发器输出端Q，Q反的方程

同步与异步时序电路

同步：各触发器的时钟信号连在同一个脉冲上

异步：个触发器的时钟信号不再同一个脉冲上

米利型和穆尔型时序电路

米利型：输出信号的表达式含有输入信号，即输出信号会直接随输入
信号的变化而变化

穆尔型：输出信号的表达式不含输入信号

状态图，转换表的画法

同步时序电路的分析

步骤：

先写出激励方程，输出方程和状态方程（有激励方程带入到特征方程）

列出转换表

根据转换表话状态图，有时还需话时序图

分析功能

同步时序电路的设计

步骤

建立原始状态表和转换表

状态化简

状态分配，并确定触发器的个数

编码方式

自然编码

格雷码

一位独热编码（如果有5个状态则用5位二进制数表示）

得出各触发器的表达式

使用D触发器

用卡诺图

使用JK触发器

配合JK触发器的激励表用卡诺图得触发器JK端的表达式

检查能否自启动

将无效状态带入卡诺图中得到JK输入，再看触发器的输出状态，看经过有限个循环是否能进入有效状态

例如：序列编码检测器，当检测到11010时，电路输出为1.否则输出为0

异步时序逻辑电路的分析

相比于同步时序电路的分析还要分析各触发器的时钟信号
只有时钟信号到来时才可能改变状态

典型的时序逻辑电路

多功能双向移位寄存器

功能表：控制端S1S0输入00保持，输入01右移，输入10左移，输入11并行置数

计数器

模n计数器，在n个状态里循环计数

典型的161同步二进制计数器

管脚分布

状态端Q3Q2Q1Q0,置数端D3D2D1D0，TC端，CET,CEP端
PE反端，CR反端，CP端

功能表：CR反输入低电平置0，CR反为高电平，PE反为低电平，且时钟信号到来时并行置数
CR反，PE反高电平，CET,CEP高电平时，为计数状态，当计数到1111时，TC端输出高电平

用161计数器构成任意模计数器

模<16

异步清零

在最后一个状态的下一个状态清零（清零是一瞬间的）

用一个与非门连到CR反端

同步置数

在最后一个状态置数（置数要在时钟信号到来才会置数）

用一个与非门连到PE反端

16<模<256

需要两块161级联

同步级联

将低位计数器的TC端接高位计数器的CET,CEP，两芯片的cp端连在一起

异步清零

同步置数

异步级联

将低位计数器的TC端接反相器后连高位计数器的CP端

异步清零

如果置数时低位计数器不是达到最后一个状态就不能用该方法
因为高位计数器没有时钟周期到来无法置数

第七章半导体存储器

ROM只读存储器，一种永久性数据存储器
断电不会丢失

基本知识

基本结构：存储阵列，地址译码器，输出控制电路三部分

存储容量的表示：2的m次方*N（M是地址线个数即字数，N是数据线个数即位数）

功能表：有个使能端OE反，使能端为低电平时可读数据，高电平时电路处于高阻状态

存储情况：有有二极管的存的为1，没有二极管的存的为0

ROM的应用

实现任意组合的逻辑函数

波形发生器中的应用

RAM：随机存取存储器，数据易失性，断电数据丢失

基本结构：存储阵列，行，列地址译码器，输入输出控制电路

分类

静态SRAM

动态DRAM

存储容量的扩展

字扩展

比如4K*4扩展成4K*16，就是用4片RAM，他们的地址线，WE反,CE反全部接在一起即可

位扩展（字长扩展）

比如8K*8扩展成32K*8,用4块芯片，，需要多2个地址线，用来控制这4块芯片，
用一个2-4线的译码器连接着4块芯片的片选信号

地址的计算

分支主题

脉冲波形变换与产生

555定时器及其应用

电路结构

由分压器(三个电阻分压)，两个电压比较器C1,C2，简单的SR锁存器，放电三极管T以及缓冲器G(反相器)组成
如果控制电压端5有输入的话，则会改变基准电压，以端口5的电压为准

功能表

控制电压端5悬空时：阈值输入1<三分之二VCC，触发输入2<三分之一VCC,输出1，放电管截止
阈值输入1>三分之二VCC，触发输入2>三分之一VCC，输出0，放电管T导通
阈值输入1<三分之二VCC，触发输入2>三分之一VCC，输出保持不变，放电管T保持不变
对于阈值输入1>三分之二VCC，触发输入2<三分之一VCC，不允许输入

应用

组成施密特触发器

将阈值输入端和触发输入端相接

功能：整形，比如将三角波整形成矩形波
可以做滤波电路，消除干扰

单稳态触发器

比如：声控开关

电路处于非稳态时间，及输出电压脉宽kw约为1.1RC

应当注意的是触发输入负脉冲的时间不能太长，要在电容充电到三分之二VCC之前回到>三分之一VCC

多谐振荡器

应用：可以用来产生时钟信号

电容器放电时间约为0.7R2C，充电时间约为0.7(R1+R2)C，则周期T=0.7R2C+0.7(R1+R2)C
则频率f=1/T,通过改变R1,R2的值就可以改变产生矩形波的频率

应当注意公式中的R1,R2在电路中的位置

数模与模数转换器

D/A转换器(数模转换器)

基本原理

将输入二进制数中为1的每一位代码按权的大小转换成模拟量，然后将这些模拟量
相加，相加得到的总量就是与数字量成正比(相差一个比列系数)的模拟量

几种转化器类型

权电阻网络

T型网络

倒T型网络

A/D转换器(模数转换器)

常见的模数转换器

并行比较型

逐次比较型

双积分型

先将模拟量转换成中间量(时间)，再将中间量转换成数字量

数字逻辑概论

数字信号和数字电路

电子电路按功能分为模拟电路和数字电路
按电路结构特点和对信号的响应规则的不同数字电路可分为
组合逻辑电路和时序逻辑电路

衡量集合电路的两个主要参数：集成度和特征尺寸
芯片面积一定时，集成度越高，特征尺寸越小

数字集成电路的特点

抗干扰能力强

集成度高

高速度，低功耗

易设计，可编程，便于存储，传输和处理

模拟信号和数字信号的区别

模拟信号随时间连续变化

数字信号：时间离散，数值离散的信号，数值增减都是量化单位的整数倍

数制

数制之间的转换

其他数制转换成十进制：每位系数*权之和

十进制转换成二进制

整数部分

小数部分

二进制，八进制，十六进制之间转换

十进制转换成八进制，十六进制，八进制与十六进制之间的转换

先转换成二进制

逻辑代数

基本定律和规则

反演定律

其中A+A反B=A+B

AB+A反C+BCDEF=AB+A反C

基本规则

带入规则

反演规则

原变反，反变原，0变1,1变0，与变或，或变与
非变量外的非号要保留不变

对偶规则

相比于反演规则不需要原变反·，反变原

最小项表达式之和的求法

代数法：配缺少的项

真值表：把输出为1的最小项加起来

卡诺图法：将逻辑函数表示在卡诺图上

最大项表达式之和的求法

求出求最小项表达式之和，则剩下的即为最大项

逻辑函数的形式变换

与或变或与：两次求对偶

与或变与非-与非：两次求反

或与变或非-或非：两次求反

或非-或非变与或非：将里面的两个非号展开

逻辑函数的化简

代数法

公式的灵活运用

卡诺图法

卡诺图话包围圈规则

包围圈圈的元素个数为2的n次方个

最上与最下相邻，最左与最右相邻，及4个角相邻

新增包围圈必须包含新的元素

化简结果

求最简与或表达式

圈1

求最简或与表达式

圈0得到的式子再求反

含有无关项的卡诺图化简

无关项即可以为1，也可以为0

逻辑门电路

cmos与TTL的对比

CMOS较TTL速度慢，功耗低

CMOS较TTL集成度高，抗干扰能力强

熟悉基本逻辑门的国标符号和欧美符号

异或和同或表达式

基本CMOS逻辑门电路

MOS管

NMOS工作原理：g,s之间加正向电压，使g极与N型衬底形成电场，N型衬底里的电子向g极移动
当VGS>VT，s,d之间形成导电沟道，D,S之间加入电压，有了拉电子能力，形成漏极电流

工作状态判断

截止区：VGS<VT

可变电阻区:产生电子的能力大于拉电子能力，即VGS-VT>VDS

饱和区：拉电子的能力>产生电子的能力，即VGS-VT<VDS

MOS管开关电路

NMOS,S,B端接地，PMOS管D,B,端接电源

相当于一个由VGS控制的开关：对于NMOS管：输入高电平，管子导通，输出低电平
输入低电平，管子截止，输出高电平

CMOS反相器

输入高电平，输出低电平
输入低电平，输出高电平

MOS管构成的门电路多余输入端的处理

与门或者与非门

多余端接电源

多余端与其他端并接

或门或者或非门

多余端接地

多余端与其他端并接

应当注意的是多余端不能断开不接

输出端可以并接的电路

两个输入完全相同的普通门电路

OD门

OD门的符号

可以并接的条件：有上拉电阻

OD门实现线与的功能即两个输出端的与

三态门

三态门的符号

可以并接的条件：只有一个三态门的使能端EN有效

能写出输出逻辑表达式F

组合逻辑电路

组合逻辑电路的概念

定义：输出状态只取决于当前的输入状态，与过去状态无关

组合逻辑电路的结构特点：

没有反馈

没有存储元件：比如触发器，锁存器

组合逻辑电路的分析

步骤：写出各个输出端的逻辑函数，然后列出真值表，根据真值表得出电路功能

组合逻辑电路的设计

步骤：

进行抽象：明确有几个输入端，几个输出端，什么时候输入为1什么时候为0
什么时候输出为1，什么时候为0

列出真值表

写出各个输出端的逻辑函数

设计电路

组合逻辑电路中的竞争与冒险

竞争：由于经过不同路径的时间不同，信号到达的先后顺序不同的现象

冒险：由于竞争导致了一些错误

险项：当原变量A和反变量A反与或者或是可能出现冒险

消除冒险或者说消除险项的方法

添加冗余项

例如：AB+A反C，加冗余项BC

加低通滤波电路

如RC电路，因为发生冒险时，产生了一个高频脉冲
通过低通滤波可以滤去高频脉冲

典型的组合逻辑电路

编码器（2的n次方个输入，n个输出）

普通编码器

只允许有一个输入有效

优先编码器

允许多个输入有效，对优先级别高的响应

典型的8线-3线优先编码器：

管脚分布：除了8个输入信号输入端，3个输出端，还有一个控制端EI
当EI为低电平时，编码器不工作，EI为高电平，编码器工作
输出端还有GS，EI为1，且有有效信号输入时GS为1，表明编码器处于工作状态
EO当EI为1且没有有效信号输入时为1

译码器（n个输入端，2的n次方个输出）

地址译码器

代码变换器

典型的138译码器

管脚分布：除了3个输入A2A1A0，8个信号输出端外
还有3个控制端E3,E2反,E1反

功能：当E3E2反E1反为100时，译码器正常工作，A2A1A0输入不同，选中不同输出端
输出端低电平有效

应用：实现3个变量的任意逻辑函数

输出端为m0反，m1反...，接个与非门即可实现3个变量的任意逻辑函数

实现数据分配器

将总线上的数据分配到一条数据线上

原来的信号输入端A2A1A0作为地址选择，原来的控制端E1反或E2反作为数据输入端D

数码管

共阴数码管

发光二极管的阴极连接在一起接地

用输出高电平有效的译码器来驱动共阴极显示器

共阳数码管

发光二极管的阳极连在一起接电源

输出低电平有效的译码器来驱动共阳极显示器

正常显示下LE,BL反，LT反为011

数据选择器

将多条数据线上的数据送到数据总线上

典型的4选1数据选择器

管脚分布：4个输入端D3D2D1D0，一个输出端Y，2个控制端S1S0
控制那条数据线上的数据送到数据总线上

应用：实现逻辑函数

由给出逻辑函数，能用数据选择器实现

比如实现3个变量的逻辑函数Y=AB+AC反+BC

思路：S1S0输入AB，C信号在D3D2D1D0里输入
先配项，使得每项都含有AB或他们的反变量，然后把AB，A反B,AB反，A反B反
提出来，多余的因子作为D端输入

给出数据选择器，能写出输出表达式Y=mi*Di之和

数值比较器

算术运算电路

锁存器和触发器

基本双稳态电路：由两个首尾相连的反相器组成

SR锁存器

SR高电平有效

功能表：输入00保持，01置0,10置1
不允许输入11，否则可能导致逻辑混乱

S反R反低电平有效

功能表：输入01值1,10值，11保持
不允许输入00，否则可能导致逻辑混乱

触发器

现态与次态

现态：时钟到来之前状态

次态：时钟到来之后的状态

主从D触发器有主锁存器和从锁存器构成

触发器的逻辑功能

D触发器

D端输入0置0，输入1置1,

JK触发器

JK端输入00保持，01置0,10置1,11翻转

T触发器

相当于JK触发器JK端并接

T端输入0，保持，输入1翻转

T'触发器

相当于T端始终接1

始终翻转

SR触发器

SR端输入00保持，01置0,10置1,不允许输入11，否则可能导致逻辑混乱

触发器之间的转换