首页  思维导图  详情

互联网架构师必备能力

2021-11-17 17:59:19   36  举报





AI智能生成

互联网架构师必备能力,包括全面技能，基础技术技能，非技术能力等

架构师能力

java高级开发工程师

java

作者其他创作

大纲/内容

专业能力

需求确认

指标确认

系统拆解

模块设计

领域模型

技术选型

物理架构

逻辑架构

风险评估

方案落地

性能指标

专业技术能力

深度

计算机组成原理

概念总结

CPU主频

物理核心数

逻辑核心数

线程数

缓冲区大小

缓存命中率

物理结构

CPU

运算器

ALU(算数逻辑单元)

描述

Arithmetic Logic Unit

功能

为运算器的核心部件,其功能是进行算术、逻辑运算

ACC(累加器)

描述

Accumulator 累加器

功能

运算器中既能存放运算前的操作数,又能存放运算结果的寄存器

位移器

控制器

CU控制单元

功能

根据指令产生微操作命令序列控制程序

描述

Control Unit 控制单元(部件),为控制器的核心部件

PC寄存器（程序计数器）

描述

Program Counter

功能

存放当前欲执行指令的地址,并可自动计数形成下一条指令地址

需要的原因

线程上下文切换时找到该线程执行的位置

MQ乘商寄存器

描述

Multiplier-Quotient Register

功能

存放乘法运算溢出部分的低位

MAR地址寄存器

描述

Memory Address Redist

功能

存取内存数据的地址

MDR数据寄存器

描述

Memory Date Redist

功能

存取内存数据的地址对应的数据

IR指令寄存器

描述

Instruction Register

功能

指令寄存器,其功能是存放当前正在执行的指令

PWD程序状态字寄存器

X寄存器（多个）

多级缓存

缓存CPU处理的数据

为什么要有缓存

程序一般具有时间性和空间局部性

存在高频访问数据（操作系统本身的一些数据，页目录等）

从缓存中获取数据的效率高于直接获取或者直接计算

指标

缓存命中率

读写缓存的次数/总的次数（本缓存+本缓存以外）

速量

读写速量=数据量/时间单位

平均读写速量

总数据量=时间*速量
读写速量=数据量/时间
读写速量=一段时间内的总数据量/总时间
读写速量=(读取缓存的总数据量+读取非本缓存的总数据量)/总时间
读写速量=(hit*缓存速量*时间+(1-hit)*下级速量*时间)/时间

多核CPU

本核独享

L1D

数据寄存器

L1I

指令寄存器

本核独享

通用缓存L2

所有核心共享

MESI

缓存一致性协议

M 修改 (Modified)

该Cache line有效，数据被修改了，和内存中的数据不一致，数据只存在于本Cache中。

E 独享、互斥 (Exclusive)

该Cache line有效，数据和内存中的数据一致，数据只存在于本Cache中。

S 共享 (Shared)

该Cache line有效，数据和内存中的数据一致，数据存在于很多Cache中。

无效 (Invalid)

该Cache line无效。

MMU

逻辑地址到物理地址的转换

TLB

主要作用缓存部分页目录

简介

TLB 用于缓存一部分标签页表条目。TLB可介于 CPU 和CPU缓存之间，或在 CPU 缓存和主存之间，这取决于缓存使用的是物理寻址或是虚拟寻址。如果缓存是虚拟定址，定址请求将会直接从 CPU 发送给缓存，然后从缓存访问所需的 TLB 条目。如果缓存使用物理定址，CPU 会先对每一个存储器操作进行 TLB 查寻，并且将获取的物理地址发送给缓存。两种方法各有优缺点。
采用物理寻址的缓存的一种常见优化，是并行的进行 TLB 查寻和缓存的访问。所有虚拟地址的较低比特（例如，在虚拟内存系统中具有 4KB 标签页时，虚拟地址中较低的那 12 比特）代表的是所请求的地址在分页内部的地址偏移量（页内地址），且这些比特不会在虚拟地址转换到物理地址的过程中发生改变。访问CPU缓存的过程包含两步：使用一条索引去寻找CPU缓存的数据存储区中的相应条目，然后比较找到的CPU缓存条目的相应标记。如果缓存是用虚实地址转译过程中不变的页内地址来索引组织起来的，则可并行地执行TLB上虚实地址的较高比特(即分页的页间地址/页号）的转换与CPU缓存的“索引”操作。然后，从 TLB 获得的的物理地址的页号会发送给CPU缓存。CPU缓存会对页号标记进行比较，以决定此次访问是寻中或是缺失。它也有可能并行的进行 TLB 查寻和CPU缓存访问，即使CPU缓存必须使用某些可能会在地址转译后发生改变的比特；参阅缓存条目的地址转译一节，以获取关于虚拟定址下缓存和 TLB 的进一步细节。

相关图

总线

数据总线

地址总线

控制总线

分类

厂家

指标

主频

主频和实际的运算速度存在一定的关系，但并不是一个简单的线性关系。主频表示在CPU内数字脉冲信号震荡的速度，CPU的运算速度还要看CPU的流水线、总线等各方面的性能指标。也就是说，主频仅仅是CPU性能表现的一个方面，而不代表CPU的整体性能。

查询命令

windows

wmic cpu list brief

Linux

cat /proc/cpuinfo

结果分析

processor

我们一般看到的processor是逻辑核,计数是从0开始的

vendor_id

cpu family

modol

model name

cpu的名称起名一般会包含，厂商，型号，主频

stepping

microcode

cpu MHz

CPU实际主频

cache size

physical id

siblings

core id

cpu逻辑核心所处的物理核心id

cpu cores

apicid

initial apicid

fpu

fpu_exception

cpuid level

flags

bugs

bogomips

clflush size

cache_alignment

address sizes

power management

结果

存储器

内存

外存

机械硬盘

SSD(固态硬盘)

输入设备

鼠标

键盘

输出设备

显示器

计算机网络

定义

一组结点和边组成的集合

种类

Internet（互联网,广域网，网络的网络）

局域网

协议

层级划分

7层

物理层

作用

处理信号（译码编码解码）

媒介（传播信号）

设备

网线

电缆

中继器

作用

调整信号延长信号传播距离

复制

调整

放大

不同信号标准间的网络转换

仅用于连接相同的局域网网段

简介

中继器（RP repeater）工作于OSI的物理层，是局域网上所有节点的中心，它的作用是放大信号，补偿信号衰减，支持远距离的通信。中继器。工作于物理层，只是起到扩展传输距离的作用，对高层协议是透明的。实际上，通过中继器连接起来的网络相当于同一条电线组成的更大的网络。中继器也能把不同传输介质（10Base 5和10Base 2）的网络连在一起，多用在数据链路层以上相同的局域网的互连中。

图

参考资料

参考链接

百度

一句话总结

中继器是同一网段内部，用于调整信号延长其传播距离的物理层设备

集线器

功能

集中放大信号

简介

集线器的英文称为“Hub”。“Hub”是“中心”的意思，集线器的主要功能是对接收到的信号进行再生整形放大，以扩大网络的传输距离，同时把所有节点集中在以它为中心的节点上。它工作于OSI(开放系统互联参考模型)参考模型第一层，即“物理层”。集线器与网卡、网线等传输介质一样，属于局域网中的基础设备，采用CSMA/CD（即带冲突检测的载波监听多路访问技术)介质访问控制机制。集线器每个接口简单的收发比特，收到1就转发1，收到0就转发0，不进行碰撞检测。集线器（hub）属于纯硬件网络底层设备，基本上不具有类似于交换机的"智能记忆"能力和"学习"能力。它也不具备交换机所具有的MAC地址表，所以它发送数据时都是没有针对性的，而是采用广播方式发送。也就是说当它要向某节点发送数据时，不是直接把数据发送到目的节点，而是把数据包发送到与集线器相连的所有节点，如图所示，简单明了。 HUB是一个多端口的转发器，当以HUB为中心设备时，网络中某条线路产生了故障，并不影响其它线路的工作。所以HUB在局域网中得到了广泛的应用。大多数的时候它用在星型与树型网络拓扑结构中，以RJ45接口与各主机相连（也有BNC接口），HUB按照不同的说法有很多种类。

图

图1

图2

参考资料

参考链接

百度

特性

机械特性

具有机械本身的特性

电器特性

信号转换

功能特性