首页  思维导图  详情

计算机组成

2024-09-26 16:30:43   3  举报





AI智能生成

计算机组成原理

计算机基础知识

作者其他创作

大纲/内容

1.计算机由运算器，控制器，存储器，输入和输出设备5部分组成

2.采用存储程序的方式，程序和数据放在同一个存储器中，并以二进制表示。

3.指令由操作码和地址码组成

4.指令在存储器中按执行顺序存放，由指令计数器(即程序计数器PC)指明要执行的指令所在的储存单元地址，一般按顺序递增，但可按运算结果或外界条件而改变

5.机器以运算器为中心，输入输出设备与存储器间的数据传送都通过运算器

冯诺依曼型计算机特点

看输入设备能否直接与存储器相连，是的话就是以存储器为中心

区别以运算器为中心的计算机还是存储器的方法

ALU运算器

CU控制器

cpu

主存

辅存

存储器

主机

输入设备

输出设备

I/O

结构

CPU一次能处理的数据位数

机器字长

存储容量＝存储单元个数×存储字长

存储容量

单位时间执行指令的平均条数，MIPS

运算速度

主要技术指标

硬件

语言处理程序

操作系统

服务性程序

数据库管理系统

网络软件

用来管理整个计算机系统

系统软件

按任务需要编制成的各种程序

应用软件

软件

计算机系统

第一章计算机系统概论

符号数值化的带符号二进制数，称为机器数。

机器数正0负1

真值:符号位加绝对值

当两个余三码想加不产生进位时，应从结果中减去0011;产生进位时，应将进位信号送入高位，本位加0011

余三码:在8421码的基础上，把每个编码都加上0011

格雷码:任何两个相邻编码只有1个二进制位不同，而其余3个二进制位相同

算术运算时，需对运算结果进行修正。\u000B 方法：如果小于、等于(1001)2，不需要修正；否则加6修正

权值从高到低为8、4、2、1

8421码

数据的表示方法和转换

最高位为符号位0/1+数值的绝对值形式

定义

（1）值+0，-0的原码分别为00000、10000，形式不唯一；

负数的原码码值随着真值增长而减少

（2）正数的原码码值随着真值增长而增长

n+1位原码表示定点小数范围－(1－2－n)——1－2－n

（3）n+1位原码表示定点整数范围－(2n－1)——2n－1

特点

绝对值相加减，由数值大小决定运算结果符号

运算

原码

运算:结果不超过机器所能表示范围时，[X+Y]补=[X]补+[Y]补减法运算:[X–Y]补=[X+(–Y)]补=[X]补+[–Y]补

负数的补数＝模＋负数

互为补数的绝对值相加＝模

在补数中，减法运算即加法运算

结论

定义法，即[X]补=2·符号位+X （MOD 2）

X为正数，则符号0+X的绝对值；X为负数，则X的绝对值取反+1。

数值零的补码表示唯一

正数补码码值随着真值增大而增大，负数补码码值随着真值增大而增大

n+1位补码所表示定点整数范围－ 2n——2n－1，n+1位补码所表示定点小数范围－1——1－2－n

定义，特点和运算

过程

当运算结果超出机器数所能表示的范围

溢出定义

同号数相加

异号数相减

可能出现溢出

异号数相加

同号数相减

不可能出现溢出

加减中，可能产生溢出的情况

法一：当符号相同两数相加，结果符号和加数（或被加数）不相同，则溢出

C为数值最高位的进位，Cf为符号位的进位

法二：任意符号相加，如果C=Cf，则结果正确，否则溢出；

运算结果的符号位为fs2；

多符号位的补码，叫做变形补码；

如果采用双符号位，当数为小数时，模m=4;当数为整数时，模m=2的n+2次方

法三：采用双符号相加，如果fs1=fs2，则结果正确，否则溢出；

判断溢出的方法

加减法运算的溢出处理

加法运算逻辑事例

补码

a.定义法，即[X]反=(2-2-n)·符号位+X (MOD 2-2-n)

b.X是正数，[X]反=[X]原；X是负数，符号+数值取反。

数值零的反码表示不唯一

正数反码码值随着真值增大而增大，负数反码码值随着真值增大而增大

n+1位反码所表示定点整数范围－ (2n－1)——2n－1，n+1位反码所表示定点小数范围－(1－2－n)——1－2－n

在机器数范围内，反码运算满足[X+Y]反=[X]反+[Y]反，[X－Y]反=[X]反+[－Y]反

加减运算特点

反码运算在最高位有进位时，要在最低位+1，此时要多进行一次加法运算，增加了复杂性，又影响了速度，因此很少采用

由于反码运算是以2-2的-次方为模，所以，当最高位有进位而丢掉进位(即2)时，要在最低位+/-1

反码

为了从码值直接判断对应真值的大小，所以引进移码

[X]补的符号位取反，即得[X]移

由来及窍门

最高位是符号位，1表示正，0表示负

数据0有唯一的编码

移码码值随着真值增大而增大

n+1位移码所表示定点整数范围－ 2n——2n－1， n+1位移码所表示定点小数范围－1——1－2－n

计算机中，移码常用于表示阶码，故只执行加、减运算

计算机中，移码运算公式需要对结果进行修正

移码定义:[X]移=2的n次方+X

补码定义:[X]补=2的n+1次方+Y

[X]移+[Y]补=[X+Y]移 mod2的n+1次方

[X]移+[-Y]补=[X-Y]移

双符号位参加运算，最高符号位恒置0

低位符号=0，则上溢；低位符号=1，则下溢；

当结果最高符号位=1则溢出

低位符号=0，负数；低位符号=1，正数

当结果最高符号位=0则未溢出

判溢方法

说明:如果阶码运算的结果溢出，上述条件不成立。此时，使用双符号位的阶码加法器，并规定移码的第二个符号位，即最高符号位恒用0参加加减运算，则溢出条件是结果的最高符号位为1。此时低位符号为0时，表明结果上溢;为1时，表明结果下溢。当最高符号位为0时，表明没有溢出，低位符号位为1，表明结果为正;为0时表明结果为负。

阶码求和公式

浮点数的阶码运算

移码

方法：符号位不变，正数不变，负数数值部分取反。

反码-》原码

方法1：正数不变，负数数值部分求反加1。

从最后开始数，遇到第一个“1”，除第一个“1”不变，前面数字分别取反

方法2：串行转换

补码-》原码

方法：移码转换为补码，再转换为原码

移码-》原码

补，反，原，移码的相互转换

自低位开始转换，从低位向高位，在遇到第一个1之前，保存各位的0不变，第一个1也不变，以后得各位按位取反，最后保持符号位不变，经历一遍后，即可得到补码

数据从补码和反码表示形式转换成原码

32位定点小数-1～1-2-31

32位定点整数-231～231-1

32位定点小数、定点整数补码的范围

小数点固定在某个位置上的数据

定点数

Nmax=Mmax*2的EmaxNmin=Mmin*2的Emax

单精度浮点数(32位)，阶码8位(含一位符号位)，尾数24(含一位符号位)，取值范围:-2的127次方～(1-2的-23次方)*2的127次方

单精度(32位)=8位阶码+24位尾数

双精度浮点数(64位)，阶码11位(含一位符号位)，尾数53位(含一位符号位)，取值范围:-2的1023次方～(1-2的-52次方)*2的1023次方

双精度(64位)=11位阶码+53位尾数

根据IEEE754国际标准，常用的浮点数有两种格式

左规

右规

为了保证数据精度，尾数通常用规格化形式表示:当R=2，且尾数值不为0时，其绝对值应大于或等于(0.5)10

小数点位置可以浮动的数据。

表示形式：N = M · RE

阶码E，一般为整数，用补码或者移码表示；

尾数M，一般为规格化的定点小数，用补码表示；

Ms+Es+E(n位)+M(m位)

计算机中存储形式

浮点数

定点数和浮点数

带符号的二进制数据在计算机中的表示方法及加减法运算

[X·Y]原=[X]原·[Y]原=(X0⊕Y0)|(X1X2..Xn) · (Y1Y2..Yn)

两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积

从低到高根据乘数每位0、1决定相加被乘数还是0；

相加数每次左移，最后一起求积；

符号由异或决定

几点结论

表达式

电路框架

1.在机器内多个数据一般不能同时相加，一次加法操作只能求出两数之和，因此每每求得一个相加数，就与上次部分积相加

2.人工计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数(或被乘数)的两倍，如按此算法在机器中运算，加法器也需增到两倍。观察计算过程很容易发现，在求本次部分积时，前一次部分积的最低位不再参与运算，因此可将其右移一位，相加数可直送而不必偏移，于是用N位加法器就可实现两个N位数相乘

部分积右移时，乘数寄存器同时右移一位，这样可以用乘数寄存器的最低位来控制相加数(取被乘数或零)，同时乘数寄存器的最高位可接受部分积右移出来的一位，因此，完成乘法运算后，A寄存器中保存乘积的高位部分，乘数寄存器中保存乘积低位部分

修正

例题

控制流程图

定点原码一位乘法

[X·Y]补=[X]补·(－Y0+Y1·2-1+….Yn·2-n)

注意：此处为双符号位，当最后乘积高位为负数时，需要补充加上[-|x|]补的操作

定点补码一位乘法

二进制乘法运算

当余数为正时，商上1，求下一位商的办法是，余数左移一位，再减去除数;当余数为负时，商上0，求下一位商的办法是，余数左移一位，再加上除数。此方法不用恢复余数，所以又叫不恢复余数法。但若最后一次上商为0而又需得到正确余数，则在这最后扔需恢复余数

加减交替法

二进制除法

求出△E，再对小的进行移位

1.对阶操作

2.尾数的加减运算

规则简化是符号位和数值最高位不同，即00.1xxxx或11.0xxxx

3.规格化操作

超出表示范围的高位为1舍入

4.舍入

5.检查阶码是否溢出

浮点数的加减法运算

[X+Y]移=[X]移+[Y]补

[X–Y]移=[X]移+[–Y]补

牢记公式

1.浮点数阶码运算(移码)

先确定符号，在列式子计算

2.按照一位乘或加减交替除运算

浮点数的乘除法运算

浮点数的运算方法

ABC寄存器作业

定点运算部件

由阶码运算部件和尾数运算部件组成

浮点运算部件

运算部件

要具有差错能力，则码距>1

合理增大码距，就能提高发现错误的能力

任意两个合法码之间不相同的二进制位数的最小值

码距

有无差错能力

是否能合理增大码距

鉴定方法

能发现数据代码中一位或奇数个位出错情况的编码

步骤1：在字节高位补充一位，即校验位

步骤2：依据图3.10电路形成原始数据D8..D1的校验位值

步骤3：将9位数据写入主存

步骤4：读出该数据时，读取数据D8..D1通过图3.10判定合法性

实现原理是使码距由1增加到2

电路图

（1）奇偶校验码只能发现一位或奇位错，且不能确定出错位置

（2）奇偶校验码的码距=2

奇偶校验码

Pi的位置在2的i-1次方，但是除了最高位

海明码位号和校验位位号的关系

笔记

海明码码距为4

2∧r≥k+r+1

纠一位错，查一位错

2∧(r–1)≥k+r

纠一位错，查两位错

海明校验码

CRC码可以发现并纠正信息存储或传送过程中连续出现的多位错误

CRC码一般是指k位信息码之后拼接r位校验码

模2加减

模2乘除

异或逻辑

模2运算

更换不同的待测码字可以证明:余数与出错位的对应关系是不变，只与码制和生成多项式有关

图

CRC的译码与纠错

循环冗余校验码(CRC)

数据校验码

第三章运算方法和运算部件

主存储器处于全机中心低位

辅助存储器或称为外存储器，通常用来存放主存的副本和当前不在运行的程序和数据

随机存储器RAM

非易失性存储器

主存储器的类型

64×8等等

计算机可寻址的最小信息单元是一个存储字

主存储器存储单元的总数

主存容量

由存储器存取时间和存储周期表示

存取速度

启动一次存储器操作(读/写)到完成该操作所经历的时间

存储器存取时间

连续启动两次独立的存储器操作所间隔的最小时间

存储周期

主存储器的主要技术指标

CPU通过使用AR(地址寄存器)和DR(数据寄存器)和主存进行数据传送

若AR为K位字长，DR为n位字长，则允许主存包含2∧k个可寻址单元

CPU与主存采取异步工作方式，以ready信号表示一次访存操作的结束

主存储器的基本操作

随机存储器(RAM)按存储元件在运行中能否长时间保存信息分为静态存储器和动态存储器

电路简图

MOS静态存储结构图

静态存储器，利用触发器保存信息，只要不断电，信息就不会丢失

16K×1位动态存储器框图

集中式

分散式

时间小于或等于2ms

行读出再生

再生

动态存储器，利用MOS电容存储电荷来保存信息，需要不断给电容充电才能使信息来保存信息

读/写存储器

只读不能写

只读存储器ROM

一次性写入

可编程序的只读存储器PROM

可多次写入、读出

可擦可编程序的只读存储器EPROM

可多次读出但写入次数有限

可电擦可编程序只读存储器E2PROM

重复写入、读出

快擦除读写存储器Flash Memory

非易失性半导体存储器

位扩展:用多个存储器芯片对字长进行扩充

字扩展:增加存储器中字的数量，提高存储器的寻址范围

字位扩展，假设一个存储器的容量为M×N位，若使用L×K位存储器芯片，那么，这个存储器共需要(M/L)×(N/K)个存储器芯片

存储器容量扩展

存储器的组成与控制

采用高速器件

采用层次结构

调整主存结构

提高访存速度的方式

计算机中大容量的主存可由多个存储体组成，每个存储体都具有自己的读写线路，地址寄存器和数据寄存器，称为"存储模块"。这种多模块存储器可以实现重叠与交叉存取

第i个模块M的地址编号应按下式给出:M×j+i

连续地址分布在相邻的不同模块内，而同一模块内的地址都是不连续的

多体交叉存储器

第四章主存储器

20世纪70年代末人们提出了便于VLSI实现的精简指令系统计算机，简称RISC，同时将指令系统越来越复杂的计算机称为复杂指令系统计算机，简称CISC

指令系统的发展

操作码

操作数的地址

操作结果的存储地址

下一条指令的地址

结构(操作码+地址码)

零地址指令

2次访存

寻址范围 224 = 16 M

一地址指令

4 次访存

寻址范围 212 = 4 K

二地址指令

寻址范围 28 = 256

三地址指令

寻址范围 26 = 64

多地址指令

地址码

操作码的长度

操作数地址的长度

操作数地址的个数

取决因素

指令字长 = 存储字长

指令字长固定

按字节的倍数变化

指令字长可变

不连续存放数据

a.半字地址最低位恒为0

b.字地址最低两位恒为0

c.双字地址的最低三位恒为0

按字节编址

减少访存次数，浪费存储空间

对准边界存放

连续存放数据

节约存储器空间，但增加访存次数，对多字节数据存在调整高低字节位置的问题

不对准边界存放

指令字长

确定本条指令的数据地址

下一条要执行的指令地址的方法

寻址方式

指令操作码的长度决定了指令系统中完成不同操作的指令数

若某机器的操作码长度固定为K位，则它最多只能有2^K条不同指令

优点:对于简化硬件设计，减少指令译码时间非常有利

缺点:指令少，浪费地址

固定格式

优点:指令多，缩短指令平均长度，减少程序总位数，增加指令字所能表示的操作信息

缺点:译码复杂，控制器的设计难度增大

可变格式(分散地放在字的不同字段)

指令操作码两种格式

使用频度(即指令在程序中出现概率)高的指令应分配短的操作码，使用频度低的指令相应地分配较长的操作码

拓展方法的一个重要原则

指令操作码的扩展技术

保持系统向上兼容

指令系统的兼容性

指令格式

精简指令系统计算机（RISC）——用于小型机

复杂指令系统计算机（CISC）——用于大型机

第五章:指令系统

加电——》产生reset信号——》执行程序——》停机——》停电

任务一：使计算机处于初始状态

任务二：从PC中取出指令地址

产生reset信号的任务

控制器作用是协调并控制计算机各部件执行程序的指令序列

计算机工作过程

发出指令地址，取出指令的内容

取指令

（1）对操作码译码产生操作相应部件的控制信号

（2）根据寻址方式形成操作数地址

分析指令

（1）根据分析指令后产生控制信号、操作数地址信号序列，通过CPU及输入输出设备的执行实现每条指令的功能

（2）结果回送存储器

（3）形成下条指令的地址

执行指令

控制程序和数据的输入和结果输出

异常情况的处理：例如算术运算的溢出、数据传送奇偶错

“中断请求”信号

DMA请求信号

某些请求的处理

对异常情况和某些请求的处理

控制器的功能

即地址寄存器，用来存放当前正在执行的指令地址或即将要执行的下一条指令地址

程序计数器（PC）

用以存放当前正在执行的指令，以便在指令执行过程中控制完成一条指令的全部功能

指令寄存器（IR）

对指令寄存器中的操作码进行分析解释，产生相应的控制信号

指令译码器或操作码译码器

脉冲源参数一定评率的脉冲作为整个机器的时钟脉冲，是机器周期和工作脉冲的基准信号，在机器刚加电时，还应产生一个总清信号（reset）

脉冲源及启停线路

控制存储器

控制字段+下址

微指令寄存器

当程序启动后，在CLK时钟作用下，根据当前正在执行的指令的需要，产生相应的时序控制信号，并根据被控制功能部件的反馈信号调整时序控制信号

时序控制信号形成部件

完成一条指令所需的时间，包括取指令、分析指令、执行指令

指令周期

也称为CPU周期，是CPU从内存中读取一个指令的时间，通常等于取指周期

机器周期

称为节拍脉冲或T周期，是基准脉冲信号

时钟周期

周期概念

程序是存放在主存中的，当执行完一条指令后才从主存中取下一条指令（非流水线）

指令的长度是固定的，并限制了寻址方式的多样化

在程序运行前，程序和数据都已存在主存中

三条假设

控制器的组成

具有记忆功能的触发器以及由它组成的寄存器，计数器和存储单元

没有记忆功能的门电路及由它组成的加法器，算术逻辑运算单元（ALU）和各种逻辑电路

组成控制器的基本电路

取指令——》计算操作数地址——》取操作数——》执行结果并运算送结果

加法

哪些指令在对应的时间有效

要能看懂时序图

取指令——》计算地址

条件转移指令

举例

控制器的功能就是按每一条指令的要求产生所需的控制信号

微程序控制

硬布线控制

产生控制信号的方法

指令执行过程（运算器和控制器配合）

在微程序控制的计算机中，将由同时发出的控制信号所执行的一组微操作

微指令

将指令分为若干条微指令，按次序执行这些微指令。组成微指令的操作即微命令

微命令

计算机的程序由指令序列构成，而计算机每条指令的功能均由微指令序列解释完成，这些微指令序列的集合就叫做微程序

微程序

微程序一般是存放在专门的存储器中的，由于该存储器主要存放控制命令（信号）与下一条执行的微指令地址（简称下址）

（1）微指令的控制信号——控制位

（2）下条微指令的地址——下址字段

存储单元内容

存储芯片：ROM

执行一条指令实际上就是执行一段存放在控制存储器中的微程序

基本概念

控制信号（23条）

书上P123页为加法的过程

微指令格式：控制字段+下址字段

23个控制位，12个下址位——》容量为4K

取址微指令的操作对所有指令都是相同的，所以是一条公用的微指令，其下址由操作码译码产生

实现微程序控制的基本原理

微程序控制器

时序信号及工作脉冲的形成

重启PC内容：断点指令地址

存放内容：保持

电压：稳定

停机

重启PC内容：第一条指令地址

存放内容：RAM的内容消失

电压：消失

停电

停机和停电的区别

微程序控制计算机的基本工作原理

编译方法：每一位代表一个控制信号，直接送往相应的控制点

优点：控制简单

缺点：微指令字长过大

直接控制法（容量太小）

选出互斥的微指令

每个字段都要留出一个代码，表示本段不发出任何指令（000）

优点：节省微指令的字长

缺点：增加了额外的硬件开销

字段直接编译法

指令之间相互联系的情况

举例：A为0-7，B为0-3，如果是直接编译——3+2=5，如果是间接编译——3+1=4

编码方法：在字段直接编译法中，译码输出端要兼由另一字段中的某些微命令配合解释

优点：减少了微指令长度

缺点：可能削弱微指令的并行控制能力，同时增加硬件开销

字段间接编译法

常熟源字段E(了解)

如何缩短微指令字长

现行微指令：当前正在执行的指令

现行微地址：存放现行微指令的控制器存储单元

现行微指令/微地址

后继微指令：下一条要执行的微指令

后继微地址：存放后继微指令的控制器存储单元

后继微指令/微地址

BCF：控制微程序的转移情况

BAF：转移后的微指令所在地址

下址字段分成：转移控制字段BCF和转移地址字段BAF

与uPC的位数相等——转移灵活，但增加微指令长度

比uPC短——转移地址收到限制，但可缩短微指令长度

BAF有两种情况

微指令的下址字段很短，仅用于选择输入uPC计数器的某条线路有效

优点

微程序转移不灵活，使得微程序在控存中的物理空间分配有困难

缺点

增量与下址字段结合产生后继微指令的方法

一条微指令存在多个转移分支的情况称为多路转移

多路转移方式

1.微中断请求信号是由程序中断请求信号引起的

2.在完成现行指令的微程序后响应该微中断请求

3.由硬件产生对应微中断处理程序在控存中的入口地址

微中断

如何减少微指令长度

如何提高微程序的执行速度

特点：在一条微指令中定义并并行执行多个微命令

水平型微指令——直接控制，字段编译（直接、间接）

特点：不强调实现微指令的并行控制功能

定义：采用微操作码编译法，由操作码规定微指令的功能

垂直型微指令

微指令格式

一般采用ROM存储器

也可采用RAM，为防止断电后内容消失，则必须开机后将外存中存放的微程序调入控存RAM，然后才能执行程序。

当前为了能不断扩展指令系统，通常采用ROM+RAM

微程序控制存储器

定义：能根据用户要求改变微程序

优点：是计算机能更灵活、有效的适应于各种不同的应用目标

动态微程序设计

串行方式

由于取微指令、执行微指令同时进行，故对于某些后继微地址的产生根据处理结果而定的微指令，则延迟一个微周期再取微指令

并行方式——比串行多了微指令寄存器

控制存储器的操作（P136）

微程序设计技术

形成操作控制信号的逻辑框图（P141）

取值周期cy1所产生的信号对所有指令都是相同的，即与当前执行的指令无关，逻辑式得到最简单的形式

通常，同一个控制控制信号在若干条指令的某些周期（或再加上一些条件）中都需要，为此需要把它们组合起来

同种类型的指令所需要的控制信号大部分是相同的，仅有少量区别

在确定指令的操作码时（即对具体指令赋予二进制操作码），为了便于逻辑表达式的化简以减少逻辑电路数量，往往给予特别关注

操作控制信号的产生

1.实际逻辑问题2.真值表3.公式化简4.逻辑电路图

设计组合逻辑电路从而产生需要的控制信号的步骤

使用最少的电路元件达到最高的操作速度

设计目标

硬布线控制的计算机（RISC）——特点快

每条指令的执行时间不变

每条指令处理结果的时间缩短

流水线处理速率最高时=流水线处于满载的稳定状态

流水线处理速率最低时=流水线未满载状态

为了满足在重叠时间段不同指令的机器周期能够完成指定的操作，将时间段=操作完成的最长时间

为了保证一个周期内流水线的输入信号不变，相邻时间段之间必须设置锁存器或寄存器

除了指令执行流水线，还有运算操作流水线

假设第二条指令需要的操作数是第一条指令运算的结果，那么出现了数据相关

数据相关产生

指令执行时间不同产生

程序转移的影响

异常情况响应中断

流水线阻塞（P163-6.15）