计算机组成原理【考研使用】
2023-03-10 15:24:16 0 举报AI智能生成
408-计组
作者其他创作
大纲/内容
键盘
鼠标
输入设备
VRAM
显示器
打印机
输出设备
磁盘存储器
磁盘阵列
光盘存储器
SSD（固态硬盘）
外存储器[存储器讲过]
I\\O设备
I/O接口
I/O总线
I/O硬件
I/O软件
I/O系统
I/O概念
负责调节主机与外部设备之间的数据传输CPU和I/O设备之间的连接部件
I\\O总线的数据线传输包括：接口中的命令字、状态字、中断类型号
图解
I/O接口（I/O控制器，设备控制器
程序查询方式
内中断、外中断
分类
中断请求触发器INTR
中断请求
条件
软件：查询程序
硬件：排队器
优先级
中断判优
中断响应
中断向量表所在的内存地址
中断向量地址
中断服务程序入口地址
中断向量
中断隐指令
中断服务程序
中断处理
工作流程
中断服务程序具体步骤
掉电
不可屏蔽中断
屏蔽字
程序执行轨迹
中断屏蔽技术
2019-821-9-单级中断
单重中断、多重中断区别
单重中断、多重中断
中断系统
程序中断方式
每传送完一个字，发送中断请求一整块结束之后，才发送DMA中断
DMA控制器
408-2019-22
DMA传送过程
NUDT2014-简答\\NUDT 2012-选
使用主存的三种方式
特点
DMA方式
通道
外围处理机
2019-821-简答（书香一种先辈）
DMA与中断区分
I/O控制方式
输入/输出系统
一组为多部件分时共享的公共信息的传送路线
定义
尺寸、形状
机械特性
传输方向、电平有效范围
电气特性
数据、地址、控制信号
功能特性
信号和时序的关系
时间特性
特性
串行
并行
按数据传输格式
功能
同步
异步
时序控制方式
单总线结构
双总线结构
三总线结构
补充结构
总线结构
在四总线结构中应用
桥接器
补充
概述
性能指标
总线事务
解决多个设备争用总线问题
集中仲裁
分布仲裁
仲裁方式
总线仲裁
占用总线的一对设备如何进行数据传输
总线传输四个阶段
半同步
分离式
总线定时实质上是总线上的事件之间协同工作的方法，包括同步和异步两种方式（NUDT)[2013]
定时
总线操作、定时
易于实现系统的模块化设计
标准
总线标准
总线事务、定时
总线
标志寄存器FR即程序状态寄存器PSW
CPU功能、基本结构
若为三个阶段：取指、译码、执行
指令执行过程
数据在各个功能部件传送的路径
类似：水管（数据流经的路径）与阀门（控制信号控制开关）+容器（寄存器）
基本结构
数据通路功能、基本结构
分析每个阶段微操作序列
原则
安排微操作时序
设计步骤
硬布线控制器
NUDT；Wilkes模型
结构、工作原理、概念
垂直型微指令-设置微操作码字段-NUDT2016-选11水平型微指令：面向处理器内部控制逻辑的描述垂直型微指令：面向算法的描述
微指令格式
NUDT 2013 填空
字段直接编码
字段间接编码最短编码直接编码
水平型
最短字长编码：log 2 N向上取整
微指令的设计
微程序控制单元设计步骤
微程序设计分类
微程序控制器
比较
控制器功能、工作原理
指令执行有不同阶段，占用不同资源，使多条指令同时执行
分析影响流水线的因素
指令流程图
分析流水线的性能
时空图
表示方法
基本概念
五段式指令流水线
吞吐率（TP
加速比（S
效率（E
前一个WB写回，后一个ID段读，需要在上一个WB之后再读（相差3条指令就不会发生数据冒险）
前一条指令未写入，后一条指令写入
除了load-use指令，所有的数据冒险都可以通过定向来解决
采用转发技术可以消除数据冒险
数据冒险
转移类指令改变（PC的值）指令执行顺序
包括call，ret
在上一条EX段的后一个段取指（停两个周期）
EX阶段，确定下一条PC的值
无条件转移
停三个周期，再取指
M阶段，目标值写回PC
条件满足的话
条件不满足，不会发生控制冒险
条件转移
会改变PC值的
控制冒险
影响因素（数据，结构，控制冒险）
NUDT 2013-9
超标量流水线技术
超流水线技术
超长指令字技术
多发技术
多处理器
硬件多线程
指令流水线
中央处理器（5
透明部件（看不到的，不能修改的）
硬件组成
硬件
计算机层次结构
真值、机器数
进位计数制
无符号整数
补码的基础上符号位取反
移码
带符号整数（定点整数，原码，反码，补码转换
错题
移码常用表示浮点数的阶码，（补码基础上，符号位取反）
无移码
定点小数
定点数
编码表示
数制、编码
FA（full adder
一位全加器
无符号整数和补码加减运算可以使用同一套电路
补码加法器，标志位生成
算术逻辑单元（ALU
NUDT 2014，填空；无符号只看CF和ZF
标志位生成
RGB，申请3B空间，逻辑左移
应用
逻辑移位
NUDT教材
定点数移位运算
原码、补码一位乘法
恢复余数法
符号位通过异或确定
不恢复余数法（加减交替除法
原码除法
例
商修正
恢复余数
补码除法
定点数除法
1B
char
2B
short
4B
int、float、long
8B
double
类型对应存储
C语言定点整数用补码存储
C语言强制转换类型
MSB（最高有效字节），MLB（最低有效字节）
便于人类阅读
大端方式
便于机器处理
小端方式
数据存储
按字节编址
按字、半字、字节寻址
2020-408-14
可以一次访存取出，虽然浪费存储空间，但是可以提高取指令，取数速度
边界对齐
可能两次访存，影响指令执行效率
边界不对齐
排列
数据存储、排列
运算方法、电路
NUDT 2013，规格化，非规格化
表示
阶码全0或全1
短浮点E取值：1-254
表示范围
float 单精度阶码表示范围：-126-127，
IEEE 754
2006NUDT
判零，置商符；阶码相减；尾数调整；尾数相除
浮点数除法运算
2007NUDT
判零，置数符；阶码相加；尾数相乘；规格化、舍入
浮点数乘法运算
运算
浮点数表示、运算
数据表示与运算（6
不能代替RAM，编程次数有限，写入速度慢，不能满足随机存储
EPRROM
MROM无法多次写入信息-NUDT2008
CD-ROM【Compact Disc Read-Only Memory】，只读光盘
SSD固态硬盘
存储器分类
存储器的层次化结构
真题，考过，分类
存储器概述
无死区，增加系统存取时间，降低整机速度
分散刷新
存在死区
读写操作不受刷新工作的影响
死区期间不能访问存储器
集中刷新
两者中和
异步刷新
刷新
采用地址复用技术，地址线减半，分两次传送
2018
地址引脚数：log {max（行，列）}
DRAM
子主题
SRAM、DRAM
MROM
PROM
UV EPROM=EPROM
EEPROM
Flash Memory
多次改写ROM
根据写入方式
NUDT
ROM
基本组成
访问的模块号=单元地址%模块数
低位交叉编址
提升主存速度（多模块、双端口
主存储器
线选法、译码片选法
主存储器与CPU的连接
单位
组成
平均访问时间：寻道时间+旋转延迟时间-2020-大题-5【磁盘计算】突发传送速率：数据量/时间
地址
磁盘最小读写单位为一个扇区-即磁盘按照块存取
注
结构
固态硬盘
外存储器
性能分析
时间局部性；空间局部性
时间局部性、空间局部性；由SRAM组成
cache
cache与主存映射关系
cache替换算法
cache写策略
高速缓冲存储器（cache）
快表、慢表对比
2014-45
若产生缺页，会访问两次TLB（缺页前一次，调入之后访问一次）
TLB (快表
虚拟存储器
TLB，cache关系
存储系统（8
2008NUDT，二地址，操作码-地址码-地址码（位数）零地址指令存放在堆栈计算机中-模拟1
地址码数目
指令字长、机器字长、存储字长
指令长度
类比哈夫曼编码
不允许短码是长码的前缀
各指令操作码一定不能重复
地址长度为n，上一层留出m种状态，下一层扩展m*2^n种状态
第二种扩展方式
扩展操作码指令
操作码长度
操作类型
指令格式
间指相对寻址：先间指再取pc
设置多种寻址方式：缩短指令长度、提高编程灵活性、扩大寻址空间
指令寻址
直接寻址，访问内存地址，没有负数
直接寻址
间接寻址
缩短指令中地址码
寄存器寻址
寄存器间接寻址
地址隐含为默认，简化地址结构
隐含寻址
立即寻址
NUDT-2011-填空目标地址=（PC）+偏移量【偏移量可负；2019-408】
相对寻址
基址寻址
变址寻址
复合函数
理解为
先基址后变址
基址&变址符合寻址
区别
偏移寻址
堆栈寻址
数据寻址
指令寻址方式
指令作用
算术运算指令
逻辑运算指令
cmp
test
无条件转移-jmp
jmp
配合C语言代码分析
jxxx
branch
bxxx
两种形式
X86有loop，底层也是jump……
条件转移指令实现循环
分支、循环结构
push
pop
call
ret
函数调用
mov
数据转移
常用指令
AT&T【Unix，Linux】 、Intel【windows】格式对比
程序的机器级代码（汇编语言）表示
设计思路
对比
CISC、RISC
指令系统（4
821考纲
计组（73(245))
收藏
收藏
0 条评论
下一页
