1、计算机系统结构（自考）- 02325

应用语言机器

高级语言机器

汇编语言机器

操作系统机器

传统机器语言机器

微程序机器

计算机实现的设计着眼于器件技术和微组装技术、其中、器件技术起着主导作用。

确定指令系统中是否要设置乘法指令属于计算机系统结构

主存容量与编址方式（按位、按字节、还是按访问等）的确定属于计算机系统结构

1、采用系列机可以较好地解决软件设计环境要求相对稳定和硬件，器件，组成等技术飞速发展的矛盾。

2、软件可以丰富积累

3、器件、硬件和主存又能不断更新

4、使之短期内应能提供性能更好，价格更便宜的新机器，有力地促进计算机的发展。

做到向后兼容，力争向前兼容

模拟是用机器语言程序解释、其解释程于存储与主存中

仿真是用微程序解释，其解释程序存储于控制存储器中

概念

主要区别

一条指令内部各个微操作之间的并行执行

多条指令的并行执行

多个任务或程序段的并行执行

多个作业或多道程序的并行执行

同时只对一个字的一位进行处理，这通常是指传统的串行单处理机，没有并行性

同时对一个字的全部位进行处理，这通常是指传统的并行单处理机、开始出现并行性

同时对许多字的同一位（成位片）进行处理，开始进入并行处理领域

同时对许多字的全部或部分位组进行处理

相联处理机

流水处理机

阵列处理机

多处理机

流水方式的单处理机

流水方式

阵列

多处理机

位串处理方式

字（字片）处理方式

位（位片）处理方式

全并行处理方式

典型的单处理机系统

带多操作部件的处理机

带指令级多道程序的单处理机

典型的多处理机系统

1、简化了指令系统的和程序设计

2、简化了编译程序

3、便于实现一致性效验

4、能由硬件自动变换数据类型

5、支持数据库系统的实现与数据类型无关的要求，使程序不用修改即可处理多种不同类型的数据

6、为软件调试和应用软件开发提高了支持

ROM表共需2^K个单元，地址用K位二进制码表示，每个存储单元字长k-1位。当存储器k位地址码之高k-1位为全1时，对应单元内容填k-1位全1。其余情况按k位二进制地址码最低位为0舍弃，为1进1来填k-1位内容。

ROM查表舍入法速度较快，平均误差可调节到0，是较好的方法。

缺点是硬件量大，不过随着器件价格的下降和集成度的改进，使用将会增多。

在程序不做变化直接装入主存的同时，将装入主存的起始地址a存入对应该道程序使用的基址寄存器中。程序执行时，只要通过地址加法器将逻辑地址加上基址寄存器的程序基址形成物理地址后去访存即可。

人们把在执行每条指令时才去形成访存物理地址的方法称为动态再定位。

变址寻址（数据块运算的支持）

基址寻址（逻辑地址空间到物理地址空间变换的支持）

如何进一步增强原有指令的功能以及设置更为复杂的新指令以取代原先由软件子程序完成的功能，实现软件功能的硬化。按此方向发展，机器指令系统日益庞大和复杂。

如何通过减少指令种数和简化指令功能来降低硬件设计的复杂度，提高指令的执行速度。

1、通过对大量已有机器的机器语言程序及其执行情况，统计各种指令和指令串的使用频度来加以分析和改进。

2、增设强功能复核指令来取代原先有常用宏指令或子程序实现的功能，由微程序解释实现，不仅大大提高了运算速度，减少了程序调用的额外开销，也减少了子程序所占的主存空间。

1、通过对源程序中各种高级语言语句的使用频度进行统计来分析改进。

2、应该增强系统结构的规整性，尽量减少例外或特殊的情况和用法。

3、改进指令系统，使它同各种语言间的语义差距都有同等的缩小。

4、由以指令系统为主，高级语言为从的方式演变成以高级语言为主，指令系统为从的方式

5、发展高级语言计算机

1、通过对操作系统中常用指令和指令串的使用频度进行统计分析来改进。

2、考虑如何增设专用与操作系统的新指令。

3、把操作系统中频繁使用的，对速度影响大的机构型软件子程序硬化或固化，改为直接用硬件或微程序解释实现

4、发展让操作系统由专门的处理机来执行的功能分布处理系统结构。

1、指令系统庞大、一般指令在200条以上

2、许多指令操作繁杂、执行速度很低，甚至不如用几条简单、基本的指令组合实现。

3、由于指令系统庞大，使高级语言编译程序选择目标指令的范围太大，因此，难以优化生成高效的机器语言程序，编译程序也太长、太复杂。

4、由于指令系统庞大，各种指令的使用频度都不会太高，并且差别很大，其中相当一部分指令的利用率很低。

1、确定指令系统时，只选择使用频度很高的那些指令，再增加少量能有效支持操作系统，高级语言实现及其他功能的指令，大大减少指令条数，一般使之不超过100条。

2、减少指令系统所用寻址方式种类，一般不超过两种。简化指令的格式现在在两种之内，并让全部指令都是相同的长度。

3、让所有指令都在一个机器周期内完成。

4、扩大通用寄存器数，一般不少于32个，尽量减少访存，所有指令只有存、取指令访存，其他指令一律只对寄存器操作。

5、为提高指令执行速度，大多数指令都用硬联控制实现，少数指令用微程序实现。

6、通过精简指令和优化设计编译程序，简单，有效地支持高级语言的实现。

1、按设计RISC 的一般原则设计

2、逻辑实现采用硬联和微程序相结合

3、在CPU中设置大量工作寄存器并采用重叠寄存器窗口。

4、指令用流水和延迟转移

5、采用高速缓冲存储器Cache，设置指令Cache和数据Cache分别存放指令和数据，

6、优化设计编译系统

1、简化指令系统设计，适合VLSI实现

2、提高计算机的执行速度和效率

3、降低设计成本、提高系统的可靠性

4、可直接支持高级语言的实现，简化编译程序的设计。

1、由于指令少、使原来在CISC上有单一指令完成的某些复杂功能现在要用多条RISC指令才能完成，加重了汇编语言程序设计的负担，增加了机器语言程序的长度，占用存储空间多，加大了指令的信息流量。

2、对浮点运算的执行和虚拟存储器的支持虽有很大的加强，但仍显得不足。

3、RISC计算机的编译程序比CISC的难写

机器效验中断是高速程序发生了设备故障。可用64位机器效验中断吗指明故障原因和严重性。包含有电源故障，运算电路的误动作，主存出错，通道动作故障，处理器的各种硬件故障等。

访管中断是在用户程序需要操作系统介入时，通过执行“访管”指令时发生的，访管原因由“访管”指令中的8位码指明。

程序性中断是包括指令和数据的格式错，程序执行中出现异常（非法指令，目态下使用管态指令，主存访问方式保护、寻址超过主存容量，各种溢出，除数位0，有效位位0等）以及程序的事件，监督程序对事件的检测引起的中断等。

外部中断来自计算机外部，它包括各种定时器中断，外部信号中断及中断键中断。 各种定时器中断用以计时、计费、控制等。外部信号中断主要用于与其他计算机和系统的联系。中断键则用于操作员对计算机的干预。这些外部中断又可分为两类：一类是若未被响应，则继续保留。另一类是如不响应，则不再保留。

输入/输出中断是CPU与I/O设备及通道联系的工具，在输入/输出操作完成或者I/O通道或者设备产生故障时发出。

中心启动中断是为操作员或另一台CPU要启动一个程序所用。CPU不能禁止这种中断。

CPU芯片内的总线

连接插件板的各个组件，也称局部总线或内部总线

系统间或主机与I/O接口或设备之间的总线

半双向

全双向

只连接一对物理部件的总线称为专用总线。

优点

缺点

串行连接方式获得使用总线权的优先次序是由“总线可用”线所接部件的物理位置来决定的，离总线控制器越近的部件其优先级越高。

分支主题

简述集中式串行连接方式总线的优点

简述集中式串行连接方式总线的分配过程？

分支主题

缺点：

分支主题

简述总线控制的集中式独立请求方式的优点和缺点？

单字（单字节）宽度适合于输入级、打印机等低速设备

定长块宽度适合于磁盘等高速设备，可以充分利用总线宽度。

可变长块宽度适合于高优先级的中高速磁带，磁盘等设备

对于挂由速度较低而优先级较高的设备的总线，可以采用单字加定长块传送。

采用单字加可变长块的传送，是一种灵活有效却复杂、开销大的方法。

字节多路通道适用于连接大量的像光电机等字符低速设备

数组多路通道适合于连接多台磁盘等高速设备

选择通道适合于连接优先级高的磁盘等高速设备

字节多路通道

数组多路通道

选择多路通道

字节多路通道

数组多路通道

选择多路通道

1、段式中每个段的独立，有利于程序灵活实现段的链接，段的扩大，缩小和修改，而不影响到其他的段。

2、每段只包含一种类型的对象，如过程或是数组，堆栈，标量等集合。易于针对其特定类型实现保护。

3、把共享的程序或数据单独构成一个段，从而易于实现多个用户，进程对共用段的管理。

概念：Cache全相联映像是主存中任意一块都可以映像到装入cache中的任意一块位置的地址映像。

优点：块冲突最低，只有当cache全部装满才可能出现冲突，cache的空间利用率最高。

缺点：要构成容量为2^n项的相联存储器的代价太大，cache的容量很大时，其查表的速度很难提高。

1、随机算法

2、先进先出算法

3、近期最少使用算法

1、命中率与所选用替换算法有关，LRU算法要优于FIFO算法，命中率也与页地址流有关。

2、命中率与分配给程序的主存页数有关

1、当等效访问时间远大于主存访问周期时，可采取提高主存命中率的方法

2、当主存命中率H已经很高时，可提高主存的访问速度，以降低T1。

3、加快内部地址映像和变换，如采用块 - 慢 表层次，增大快表命中率等。

程序地址流、替换算法以及分配给程序的实页数（主存容量）不同都会影响命中率

写回发也称抵触修改发。它是在CPU执行写操作时，信息只写入Cache，仅当需要替换时，才将改写过的Cache块先写回主存，然后再调入新块。

写直达法也称直达法，它是利用Cache存储器在处理机和主存之间直接通路，每当处理机写入Cache的同时，也通过次通路直接写入主存。

恒预取

不命中时预取

控制简单，转入下条指令的时间易于控制。

上一条未操作完成，下一步操作便不能开始，速度上不去，计算机各部件的利用率低。

静态流水线

动态流水线

有大小，没有方向

标量流水机没有向量数据表示，只能用标量循环方式来处理向量或数组，如Amdahl 470 V/6及后面要介绍的IBM360/91。

简述IBM360/91解决流水控制的途径？

有大小、有方向

向量流水机指的是计算机有向量数据表示，设置有向量指令和向量运算部件，能流水地处理向量和数组中的各个元素。向量流水机是向量数据表示和流水技术的结合。

全局性相关指的是已进入流水线的转移指令（尤其是条件转移指令）和其后续指令之间的相关。

1、使用猜测发

2、加快和提前形成条件码

3、采取延迟转移

4、加快短循环程序的处理

有三种方法

紧耦合多处理机是通过共享主存实现处理机间通信的，其通信速率受限于主存频宽。

不同处理机间或者通过通道互连实现通信，以共享某些外围设备，或者通过消息传送系统来交换信息，这是各台处理机可带有自己的外围设备。

分为层次型和非层次型l两种不同的构形

总线形式

环形互连形式

交叉开关形式

多端口存储器形式

蠕虫穿洞寻径网络

开关枢纽结构形式

一般指向量或循环级的并行

一般指较大的循环级并行，并确保这种并行的好处可以补偿因并行带来的额外开销

一般指子任务级的并行

主从型操作系统的结构比较简单。整个管理程序只在一个处理机上运行，除非某些需递归调用或多重调用的公用程序，一般都不必是可再入的。只有一个处理机访问执行表，不存在系统管理控制表格的访问冲突和阻塞，简化了管理控制的实现，所有这些均使操作系统能最大限度地利用已有的单处理机多道程序分时操作系统的成果，只需要对它稍加扩充即可。因此，实现起来简单，经济，方便，是目前大多数多处理机操作系统所采用的方式。

对主处理机的可靠性要求很高。一旦发生故障，很容易使整个系统瘫痪，这时必须由操作员干预才行，如果主处理机不是设计成专用的，操作员可用其他处理机作为心的主处理机来重新启动系统，整个系统显得不够灵活，同时要求主处理机必须能快速执行其管理功能，提前等待请求，以便计时位从处理机的分配任务，否则将使从处理机因长时间空闲而显著降低系统的效率，即使主处理机是专门的控制处理机，如果负荷过重，也会影响整个系统的性能，特别是当大部分任务都很短时，由于频繁的要求处理机完成大量的管理性操作，系统下列会显著降低。

优点：结构比较简单，整个管理程序只在一个处理机上运行，一般都不必是可再入的，只有一个处理机访问执行表，简化了管理控制的实现。

缺点：对主处理机的可靠性要求较高，整个系统显得不够灵活，如果主处理机的负荷过重，影响整个系统性能。

很适应分布处理的模块化结构特点，减少对大型控制专用处理机的需求，某个处理机发生故障，不会引起整个系统的瘫痪，有较高的可靠性，每台处理机都有其专用控制表格，使访问系统表格的冲突较少，也不会有许多公用的执行表，同时控制进程和用户进程一起进行调度，能取的较高的系统效率

实现复杂。尽管每台处理机都有自己的专用控制表格，仍有一些共享表格，会增加共享表格的访问冲突，导致进程调度的复杂性和开销的加大，某台处理机一旦发生故障，要想恢复和重新执行未完成的工作较困难，每台处理机都有自己专用的输入输出设备和文件，使整个系统的输入输出结构变换需要操作员干预。各处理机负荷的平衡比较困难。各台处理机需有局部存储器存放管理程序的副本，降低了存储器的利用率。

各类资源可以较好地坐到负荷平衡。一些相I/O中断等非专门的操作可交由在某段时间最闲的处理机取执行。它在硬件结构和可靠性上具有分布控制的优点，而在操作系统的复杂性和经济型上则接近于主从型，如果操作系统设计得好，将不受处理机机数多少的映像，因而具有很高的灵活性。

浮动型操作系统的设计最为困难

1、系统有高的新能价格比

2、系统的开发周期短

3、系统的可扩展性好

4、系统的资源利用率高

5、用户的投资风险小

6、用户编程方便

为了高速有效地处理向量数据，这种构形要求能把数据合理地预分配到各个处理单元的局部存储器中，使各处理单元PEi主要用自己的PEMi中的数据运算。

1、置全部PEi为活跃状态。0<=i<=15;

2、置全部A(i)从PEi的a单元读到相应PEi的累加寄存器RGAi中，0<i<=15;

3、令K=0

4、将全部PEi的(RGAi)转送到传送寄存器RGRi，0<=i<=15;

5、将全部PEi的（RCRi）经过互联网络各右传送2^k步距，0<=i<=15

6、令j=2^k - 1

7、置PE0 ~ PEj为不活跃状态

8、处理活跃状态的所有PEi执行（RGAi）:=（RGAi）+（RGRi），j<i<=15

9、令K：=K+1

10、若K<4，则转回（4）

11、置全部PEi为不活跃状态，0<=i<=15

12、将全部PEi的累加寄存器内容（RGAi）存入相应PEi的a+1单元中，0<=i<=15

单级

多级

交换开关是具有两个入端和两个出端的交换单元，用作各种多级互联网络的基本构件。无论入端或出端，如果令居于上方的都用i表示，居于下方的都用j表示，则可以定义下列4种开关状态或连接方式

以多级立方体网络为例

多级立方体网络对各个交换开关的控制方式有三种