计算机组成原理
2024-01-12 11:08:11 1 举报AI智能生成
计算机组成原理是一门研究计算机硬件和软件组成的学科，它涵盖了计算机系统的各个方面，如CPU、内存、存储设备、输入输出设备等。计算机组成原理还涉及计算机指令集、计算机架构、计算机网络等方面的知识。通过学习计算机组成原理，我们可以更深入地理解计算机的工作原理，为更好地利用计算机系统打下坚实的基础。
作者其他创作
大纲/内容
指令系统——一台计算机支持使用的全部指令
指令
定义——组成计算机程序、指示计算机硬件执行某项运算或操作功能的命令
格式：操作码+操作数地址
指令周期——执行一条指令所用的时间
步骤
读取指令
译码
判断指令类型
读寄存器
执行
ALU执行
数据计算
地址计算
内存读写
数据写回
方案
单指令周期的CPU系统
多指令周期的CPU系统——需要几个周期就分配几个周期
指令流水线的CPU系统
寻址方式
立即数寻址
寄存器寻址、寄存器间接寻址
直接寻址
变址寻址
相对寻址
基地址寻址
间接寻址
堆栈寻址
各计算机的指令系统
MIPS32——RISC结构
R型指令
I型指令
J型指令
教学计算机的指令系统80x86
指令格式：操作码+操作数地址字段
种类
单字
双字
操作码
IR15、IR14——区分指令组
0X——A组
10——B组
11——D组
IR13
基本指令0
扩展指令1
IR12
简化控制器实现
IR11—IR8
同一指令组中的不同指令
操作数
DR/SR
IO端口地址：80/81
offset相对寻址偏移量
立即数
直接地址
变址偏移量
汇编语言
程序结构
顺序执行
无条件转移执行
条件分支执行
循环执行
子程序调用与返回执行
常见程序
在屏幕上输出一个Aor其他字符
用次数控制lianxushuchu0—9
控制器
种类
硬布线控制器
组成
程序计数器PC——保存指令在内存中的地址
指令寄存器IR
节拍发生器Timing
控制信号产生部件CU
实例
MIPS32
TECXP硬布线控制器——单总线结构
多指令周期
多指令周期
总线
数据总线DB——部件间数据传送
I/O——串行接口
存储器
运算器D、Y
控制器信息输入输出、IR
地址总线AB——选择存储器芯片内的控制单元
控制器地址输出引脚
存储器
控制总线CB
构成
1个ispMACH
PC
CU
Timing
2个74LS377
IR
AR
flag
中断相关
节拍划分
取指周期
MEM->IR
PC+1->PC
从存储器中读指令存入IR
形成下条指令的地址（内存、控制器）
PC+1->PC
从存储器中读指令存入IR
形成下条指令的地址（内存、控制器）
执行周期
算术与逻辑运算指令
运算器内完成相应计算
保存计算结果
保存标志位信息
相对转移指令
控制器内完成转移地址的计算
保存转移地址到PC
长转移指令
读取指令转移地址送PC
读取立即数送DR
PC+1->PC
内存、控制器/运算器
PC+1->PC
内存、控制器/运算器
输入输出指令
R0和串口间完成数据传送
运算器/串口
运算器/串口
读写存储器指令
计算存储器的单元地址送AR
CALA
读子程序入口地址送PC
PC+1->NPC
PC+1->NPC
存储周期1
读写存储器指令——内存读/写
CALA——修改堆栈指针送AR
存储周期2
写NPC内容（主程序断点）到堆栈
串口工作信号
MIO
1 不允许内存和I/O
0 允许内存和I/O
REQ
1串口
0内存
WE
1读
0写
微程序控制器
组成
PC
IR
控制存储器（控存）——存储整个指令系统所需要的全部微程序
只读存储器ROM
一经写入仅供读取
断电后保存
主存储器的组成部分
微指令寄存器——提高执行速度
微指令下地址线路——提供下一条微指令在控存中的地址
微指令——提供完成微操作的控制信号
与指令的关系——是指令与计算机硬件电路之间建立联系的媒介
划分
微命令段16位
时序电路输入控制字段7位
下地址字段11位
6位微指令转移地址字段
1微指令是否条件转移的判断码
4命令码
微周期——指令在执行阶段的每一个执行步骤
微操作——在微周期的每一步操作
实例
TECXP微程序控制器
执行步骤
取指操作（公用于所有指令）
执行操作
A组指令——各用一条微指令（相对转移指令共用一条）
B组指令——各用两条微指令
准备内存地址
完成读写操作
CALA——三条指令
存储周期1
存储周期2
组成
程序计数器PC
指令寄存器IR
指令执行的步骤标记线路
全部控制信号的产生部件
存储器
基本存储单元——存储一位二进制码的存储元件
分类
按照存取方式划分
随机访问存储器RAM
断电后不保存
主存储器的主要组成部分
只读存储器ROM
一经写入仅供读取
断电后保存
主存储器的组成部分
顺序访问存储器SAS
按照功能效用划分
主存储器（内存）
与CPU和外围设备连接交互途径——三大总线
地址总线——选择存储单元
位数决定可访问存储单元的最大数目——最大寻址空间，32位—4GB
位数决定可访问存储单元的最大数目——最大寻址空间，32位—4GB
数据总线——在各功能部件之间传送数据
控制总线——指明总线工作类型
串口工作信号
MIO
1 不允许内存和I/O
0 允许内存和I/O
REQ
1串口
0内存
WE
1读
0写
组成
随机访问存储器RAM
特点
断电后不保存
主存储器的主要组成部分
分类
SRAM静态存储器
应用——读写快、高速缓存器
DRAM动态存储器
应用——集成度高、大容量主存储器
刷新
集中式刷新
分散式刷新
只读存储器ROM
一经写入仅供读取
断电后保存
主存储器的组成部分
容量扩展
位扩展——加大字长
连接方式——将多片存储器的地址、片选、读写端连在一起，数据端单独引出
字扩展——增加存储器中字的数量
字位扩展
芯片个数：存储器容量/芯片容量
逻辑图
地址总线（单箭头）
多余位2-4译码器
芯片容量位地址总线
数据总线（双箭头）
高位
低位
WE/R/W控制读写（单箭头）
提升性能的途径
辅助存储器（包括外存）
虚拟存储器——高速磁盘上的一片存储空间
存储器管理——操作系统
段式存储器管理
段表——变换逻辑地址为主存中的实际地址
段——把在逻辑上、处理功能上有一定独立性的程序段单独划分成一个独立的程序单位
优点——易于分别编译、管理、修改和保护，实现程序对段的共享
缺点——给主存空间的分配与管理带来麻烦，出现碎块，浪费存储器的有效可用容量
页式存储器管理——以页为单位进行主存与虚存之间的信息交换
页：2的整数次方个字
虚地址：虚页号 页内地址
实地址：实页号 页内地址
重要区别：页是人为规定
外部存储器
磁盘设备——硬磁盘
组成
磁记录介质
磁盘驱动器
硬盘控制器
高速缓冲存储器（cache）
作用——提高CPU访问存储器系统的平均速度
原理——把cpu最近可能用到的少量信息从主存中复制到Cache中
性能指标——命中率
影响命中率的因素
容量
交换信息量
平均访问时间 = 命中时间 x 命中率 + 失效损失 x 缺失率
组织方式
多级cache更好
换字算法
组织形式
数据字段
保存从主存某一存储单元复制过来的数据内容
标志字段
保存相应数据内容的地址信息
有效字段
1有效
0无效
总容量：单元数x单元长度
映像方式
全相联映像方式
二者对应关系完全随意
优点：有很大灵活性
缺点：必须挨个寻找比较
直接映像方式
二者对应关系硬性规定
优点：比较简单
缺点：缺乏灵活性，影响命中率
多路组相联映像方式
有限的随意对应
块替换算法
先后后出
最近最少使用算法
随机替换
按照存储介质划分
外存
磁表面存储器
光盘存储器
半导体存储器（主存）
多级结构存储器系统
结构
主存
特点：读写速度尚可，容量适中，核心地位
虚拟存储器
特点：读写速度慢，容量大
高速缓存
特点：读写速度快，容量小，离cpu更近
局限性
时间局限性
空间局限性
指令顺序执行局限性
存放信息原则
一致性原则——信息不管在哪都保持相同的值
包含性原则——外层一定包含内层的信息
输入输出设备
输入设备
常见的输入设备
键盘
结构
盘面
键开关
内部线路
鼠标
光学式
光电式
机械式
数码相机
传真机
输出设备
显示器
AGP总线——数据传输
显示存储器：容量=像素个数*byte数
打印机
输入输出系统
I/O系统
I/O硬件——由计算机系统中所有I/O设备及其接口电路组成，是I/O系统的基础。
I/O软件——I/O驱动程序
I/O编址方式——CPU访问I/O设备是通过给每台I/O设备分配一个唯一的编号来识别的，称为I/O地址
I/O与内存统一编址
I/O独立编址
连接方式——总线式
信息传送的控制方式
程序中断方式：CPU利用效率略高，CPU、各外设可并行工作
直接存储器存取方式（DMA）：外设直接访问内存， CPU利用效率高；
接口
串行接口
端口
数据传送方式
中断（控制器和低速小数据量外部设备）
中断源及分类
内外中断
软件中断
中断优先级
中断请求
中断响应
禁止(开/关)中断
中断屏蔽
中断嵌套
一次完整的中段过程由中断请求、中断响应、中断处理3个阶段
处理过程
关中断—>保存断点和现场
堆栈
判中断源并转入中断服务程序
开中断—>执行中断服务程序
关中断—>恢复现场和断点
开中断—>返回断点
中断请求功能一般是由接口硬件完成的
中断请求—>中断判优 —>中断响应—>中断服务—>中断返回
直接存储器访问 DMA（高频外设）
DMA控制器
传送阶段
预处理
数据传送
传送结束处理
总线
总线种类
内部总线
外部总线
输入输出总线
系统总线
类型
地址总线
数据总线
控制总线
总线周期——一次内存读写or一次输入输出设备读写操作所必需的时间
周期阶段
内存读周期
内存写周期
I/O读周期
I/O写周期
时间段
数据时间
地址时间
总线结构
单总线ISA
双总线ISA+EISA
输入输出总线
三总线
PCI总线
输入输出总线
总线宽度——n根总线=2^n的寻址能力
总线时钟
同步总线
异步总线
不允许不完整的总线周期
主同步信号
从同步信号
握手
总线仲裁
集中式
链式查询——近者优先
计数器定时查询——优先次序可变
独立请求
线很多
分散式
基本概念
计算机系统
基本组成
硬件
存储器
控制器
运算器
输入/输出设备——通过接口与总线相连
软件
层次结构
0数字逻辑层
1微体系结构层
2指令系统层
3操作系统层
4汇编语言层
5高级语言层
性能指标
cpu速度
cpu主频率——cpu系统使用的时钟脉冲的频率
每秒执行的指令条数（MIPS）
计算机体系结构——硬件与软件功能的划分
计算机组成
计算机体系结构的具体实现
流水线技术
概念
数据相关和线路实现
编码——二进制码
数制转换
10 to 2、8、16
对小数x2/8/16
对整数/2/8/16
2 to 8、16
每3/4位一转换
检错校验码
奇偶校验码
数据表示
逻辑类型——0&1
字符类型——7位基2码 最高位为0
字符串——连续存储，每个字节一个字符
数值类型
整数
浮点数——N=MxR^E
十进制数的编码
4位有权码
4位无权码
二进制数的编码
数值类型
定点小数
原码表示法
负数：1-X
补码表示法
负数：2+X mod2
反码表示法
负数：(2-2^(-n))+X mod(2-2^(-n))
补码加减运算
溢出问题
和的符号与加数符号相反
[X+Y]补=[X]+[Y]
[X-Y]补=[X]+[-Y]
原码一位乘法
1、取被乘数和乘数的绝对值，将两个数的符号位异或保存
2、定义A保存高位部分积初值为0000，定义B初值为被乘数，定义C初值为乘数
3、对C的最低位进行判断并分为两种情况
当此时C最低位为1时——A+B
当此时C最低位为0时——不操作
4、将A和C循环右移，A中最低位移入C中最高位，A中最高位用0补齐
5、当C中乘数全部移出时，暂停，计算符号位得到结果
原码一位除法
1、先求出被除数和除数的补码，将被除数减去除数的补码
2、将余数和商循环左移，最低位上1，根据余数的值判断下一步运算情况
若余数为正——>判定为够贱，下一步进行减法操作，商最低位补1
若余数为负——>判定为不够减，下一步进行加法操作，商最低位补0
3、得到最后结果再计算符号位
补码一位乘法
1、算被乘数的正负补码，两个数的符号位参与
2、定义A保存高位部分积初值为0000，定义B初值为被乘数，定义C初值为乘数
3、对C这一步的最低位和上一步的最低位的差进行判断并分为三种情况
当差为正时——A+B
当差为0时——不操作
当差为负时——A-B
4、将A和C循环右移，A中最低位移入C中最高位，A中最高位用符号位补齐
5、当C中乘数全部移至符号位时，暂停，得到符号位之前的结果
补码一位除法
1、先判断是否为同号，同则减、上1，异则加、上0
2、商最低位恒为1
运算器
Am2901
组成
ALU(逻辑运算单元)
输入：R&S
输出：F
运算功能
逻辑运算
与或
异或、异或取反、!R&S
算术运算
加
减R-S、S-R
4位通用寄存器（16个）
读写A & B
AB读
B写
4位Q寄存器(乘商寄存器、移位）
5组多路选择器——实现芯片内部与外部信息的输入输出
D输入
Y输出
控制与操作
控制信号
选择ALU运算方式I5—I3
选择ALU数据来源I2—I0
选择ALU输出结果处理I8—I6
其他输入信号
OE——控制Y的输出
工作脉冲CP
A地址
B地址
MIPS
组成
寄存器组（128个）
读出N1、N2
ND写入数据时的寄存器编号
ALU
0 条评论
下一页
